概述
AD9874是一款通用中頻子系統(tǒng)，可對帶寬最高至270 kHz的低電平10至300 MHz中頻輸入信號進行數(shù)字處理。AD9874的信號鏈包括一個低噪聲放大器、混頻器、一個帶通Σ-Δ型模數(shù)轉(zhuǎn)換器以及一個具有可編程抽取系數(shù)的抽取濾波器。自動增益控制(AGC)電路提供12 dB的連續(xù)增益調(diào)整。

高動態(tài)范圍和帶通Σ-Δ型轉(zhuǎn)換器內(nèi)在的抗混疊功能，使該器件能處理比目標信號強度高達95 dB的阻塞信號。除串行外設(shè)接口端口外，輔助模塊還包括時鐘和LO頻率合成器。

通過SPI端口可對AD9874的許多參數(shù)進行編程，因此該器件可針對特定應用進行優(yōu)化?？删幊虆?shù)包括：頻率合成器分頻比率、AGC衰減和上升/延遲時間、接收信號強度水平、抽取系數(shù)、輸出數(shù)據(jù)格式、16 dB衰減器以及所選的偏置電流。LNA和混頻器的偏置電流可以進一步降低，但電池供電應用的性能也會隨之降低。
數(shù)據(jù)表：*附件：AD9874低功耗中頻數(shù)字化子系統(tǒng)技術(shù)手冊.pdf

應用

• 多模式窄帶無線電產(chǎn)品
  模擬/數(shù)字UHF/VHF FDMA接收機
  TETRA、APCO25、GSM/EDGE
• 便攜式和移動無線電產(chǎn)品
• 基站應用
• SATCOM終端

特性

• 輸入頻率：10至300 MHz
• 基帶(I/Q)數(shù)字輸出
• 電源電壓：2.7 V至3.6 V
• 輸出信號帶寬：10至270 KHz
• 單邊帶噪聲系數(shù)（SSB NF）：8 dB
• 三階交調(diào)截點(IIP3)：+1 dBm（典型值，最大偏置）
• 動態(tài)范圍：95 dB（12 dB連續(xù)AGC范圍使能時）
• 中頻輸入：-18 dBm或-30 dBm（最大值，AGC禁用）
• LO和時鐘采樣頻率合成器
• 可編程抽取系數(shù)、輸出格式、AGC和頻率合成器設(shè)置

框圖

引腳配置描述

串行端口接口（SPI）

AD9874的串行端口具備三線制或四線制SPI功能，允許讀/寫訪問所有用于配置器件內(nèi)部參數(shù)的寄存器。默認的三線制串行通信端口包含一個時鐘（PC）、一個主輸出從輸入（MOSI）和一個雙向數(shù)據(jù)（DT）信號。引腳PC、PE、PD默認具有一個施密特觸發(fā)器，其數(shù)字中心電壓約為0.4 V至0.5 V（由VDDH2提供）。

四線制SPI接口可通過設(shè)置輔助寄存器（Reg. 0x019，第7位）啟用，這樣輸出數(shù)據(jù)也會出現(xiàn)在DOUTB引腳。需要注意的是，在默認掉電狀態(tài)下，DOUTB引腳處于低電平。對于需要設(shè)置SPI輸出線以避免總線競爭的系統(tǒng)而言，這很有用。DOUTB引腳可通過設(shè)置輔助控制位中的第三位（Reg. 0x3B，第3位）進行三態(tài)控制，通過切換該位可訪問共享SPI輸出線。

一個8位指令頭用于每次讀/寫SPI操作。只有寫操作支持自動遞增模式，允許對芯片上配置的單個寫操作進行編程。該指令頭如表II所示，包含一個讀/寫指示位、六位地址位，且不區(qū)分數(shù)據(jù)位。需要注意的是，數(shù)據(jù)位和指令位在地址位之后立即出現(xiàn)，且地址和數(shù)據(jù)均以最高有效位（MSB）在前的方式給出。

圖1a展示了向SPI端口進行寫操作的時序要求。在使能引腳（PE）信號變低后，數(shù)據(jù)（PD）與指令相關(guān)的部分在時鐘（PC）的上升沿被鎖存。要啟動寫操作，讀/寫位必須設(shè)置為低電平。發(fā)送完指定指令頭后，在接下來八個時鐘周期的上升沿，數(shù)據(jù)會移入數(shù)據(jù)引腳（PD）。PE保持低電平，直到操作完成并在第八個時鐘周期結(jié)束時變高。如果在第八個時鐘周期過去后，PE仍為低電平，則操作將再進行八個時鐘周期。

如果設(shè)置了額外的八個時鐘周期，目標地址會遞增，另外八個數(shù)據(jù)位會再次移入。此時，應忽略當前字節(jié)的其余部分，通過這種隱式尋址模式可進行整個芯片的配置操作。已確定用于控制頻率更新的寄存器，即那些與電源控制和AGC操作相關(guān)的寄存器，已被分配了相鄰地址，以盡量減少多字節(jié)寄存器（最高有效字節(jié)為最低地址）更新時所需的時間，并且在寫入最低有效字節(jié)時會進行更新。

圖1b展示了SPI端口讀操作的時序。盡管AD9874不需要讀操作來實現(xiàn)正確操作，但在產(chǎn)品開發(fā)階段或系統(tǒng)調(diào)試時，了解回讀數(shù)據(jù)非常有用。注意，回讀使能位（Register 0x3A，第3位）必須置位才能進行讀操作，且必須在使能引腳（PE）信號變低之前設(shè)置，數(shù)據(jù)（PD）與指令相關(guān)的部分在時鐘（PC）的上升沿被鎖存。如果讀/寫指示位為高電平，則會進行讀操作。發(fā)送完指令頭后，目標地址寄存器中的八個數(shù)據(jù)位會在接下來八個時鐘周期的下降沿出現(xiàn)在數(shù)據(jù)引腳（PD）上。如果啟用了四線制SPI接口，八個數(shù)據(jù)位也會出現(xiàn)在DOUTB引腳上，其與最后一位數(shù)據(jù)的關(guān)系與出現(xiàn)在PD引腳上的情況相同。在最后一位數(shù)據(jù)移出后，用戶應在讀操作完成后將PE拉高，使其恢復到正常的非選通輸入狀態(tài)。

由于自動遞增模式不支持讀操作，因此每個寄存器讀操作都需要指令頭。在讀操作完成且PE拉高之前，下一個讀操作無法啟動。