文章來源：半導(dǎo)體與物理

原文作者：jjfly686

本文介紹了CMOS工藝中第一層互聯(lián)的作用、材料及工藝步驟。

芯片中的晶體管（如NMOS和PMOS）需要通過金屬線連接才能形成完整電路。第一層互聯(lián)（通常稱為M0或Local Interconnect）是直接連接晶體管源極、漏極和柵極的金屬層，位于晶體管上方，距離硅襯底僅幾十納米。它的核心任務(wù)是在器件層建立最短、最密集的連接通道，避免信號繞行到高層金屬，從而提升芯片性能和集成密度。

第一層互聯(lián)的結(jié)構(gòu)與作用

以最簡單的CMOS反相器為例（如下圖），NMOS和PMOS的漏極與源極需要通過金屬線直接相連：

物理結(jié)構(gòu)：

NMOS漏極（A）與PMOS源極（C）通過第一層銅線（B）直接連接，形成輸出端；

柵極（Input）通過多晶硅或金屬線接收輸入信號；

電源（Vdd）和地線（GND）通過局部互連分別連接到PMOS和NMOS。

縮短路徑：信號直接在晶體管間傳輸，無需繞行至更高層金屬（如M1-M10），延遲降低15%-20%；節(jié)省面積：在7 nm芯片中，第一層互聯(lián)使邏輯單元面積縮小30%以上；簡化設(shè)計：減少布線交叉點，降低電路復(fù)雜度。

材料與工藝

第一層互聯(lián)的金屬線寬度通常在10-30 nm（約為頭發(fā)絲的萬分之一），需采用特殊材料和工藝：銅（Cu）：電阻率低（1.68 μΩ·cm），但需搭配氮化鉭（TaN）阻擋層防止銅擴散；鈷（Co）：在5 nm以下節(jié)點逐步替代銅，填充深寬比>5:1的納米溝槽時無空隙缺陷；阻擋層：2 nm厚的鉭（Ta）或鈦（Ti），增強金屬與介質(zhì)層的結(jié)合力。

工藝步驟

刻蝕溝槽：在氧化層中刻蝕出納米級凹槽（深度50-100 nm，寬度10-20 nm）；沉積阻擋層：用物理氣相沉積（PVD）或原子層沉積（ALD）生成2 nm厚的TaN；銅種子層與電鍍：PVD沉積銅種子層，電鍍填充銅；化學(xué)機械拋光（CMP）：磨平表面，確保金屬線平坦化。