一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

疊層母排在IGBT變流器中的應(yīng)用(2)

青島佳恩半導(dǎo)體有限公司 ? 來源:青島佳恩半導(dǎo)體有限公司 ? 2025-06-17 09:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1換流回路的雜散電感

IGBT 變流器中,回路電感表現(xiàn)為某一時(shí)刻一條換流回路的總雜散電感值Lstray。如果將各環(huán)節(jié)的寄生電感和分布電感抽象為分立元件的形式,則回路電感主要包括疊層母排的分布電感Lbusbar、直流支撐電容的內(nèi)部電感LC、IGBT內(nèi)部電感LIGBT及連接IGBT和母排的螺釘寄生電感Lscrews(圖1):

a312dd42-4273-11f0-b715-92fbcf53809c.png

圖1 回路總雜散電感的組成

回路中各環(huán)節(jié)電感值對于減小回路的總雜散電感而言十分重要。由于直流支撐電容器和IGBT的內(nèi)部電感是定值,其降低只能通過器件制造商提高制造和工藝水平來實(shí)現(xiàn)。IGBT 和疊層母排間若采用螺釘連接方式,其電感值也基本固定。因此,減小疊層母排的自身電感是進(jìn)一步減小回路總雜散電感的關(guān)鍵所在。

2 低感母排的參數(shù)模型

根據(jù)用途和布局的不同,低感母排存在多種拓?fù)浣Y(jié)構(gòu)。本文研究的疊層母排采用由兩層平行導(dǎo)電平板與中間絕緣層復(fù)合的疊層結(jié)構(gòu),其模型如圖2 所示,其中,l為母排長度,w為寬度,t為導(dǎo)電平板厚度,d為兩層導(dǎo)電平板中心間距;其等效電路如圖3所示,分布電感、分布電容和電阻特性等可以抽象成等效電路中的L、C及R 等電氣參數(shù)。

a32da988-4273-11f0-b715-92fbcf53809c.png

圖2 疊層母排模型

a3497f6e-4273-11f0-b715-92fbcf53809c.png

圖3 疊層母排的等效電路

設(shè)計(jì)低感母排時(shí),需要考慮其兩種形式存在的電感:

(1)內(nèi)電感Li ——由導(dǎo)體內(nèi)部的磁鏈引起的,其大小隨頻率的增加而減??;

(2)外電感Le——由正、負(fù)母排的電流方向和拓?fù)浣Y(jié)構(gòu)決定,與頻率無關(guān)。

在高頻狀態(tài)下,由于存在集膚效應(yīng),Li很小,可以忽略,電感主要表現(xiàn)為Le;而在低頻狀態(tài)下,Li 是電感的重要成分,電感表現(xiàn)為Li 與Le之和。下式示出外電感的通用計(jì)算公式:

a35e45d4-4273-11f0-b715-92fbcf53809c.png

式中: 0—真空磁導(dǎo)率; r—相對磁導(dǎo)率;Δk和Δe—修正因子,由母排的幾何參數(shù)決定。

3 雜散電感的計(jì)算分析

3.1 電感的工程計(jì)算

雜散電感值的精確分析和計(jì)算是低感母排設(shè)計(jì)的重要課題。利用公式可以初步計(jì)算疊層母排的電感值大小,供工程設(shè)計(jì)時(shí)參考。

a374ef96-4273-11f0-b715-92fbcf53809c.png

以d=0.04 m,l=0.6 m,w=0.068 m規(guī)格母排為例進(jìn)行雜散電感值的計(jì)算。根據(jù)分布電感公式計(jì)算可知,Lbusbar= 28 nH;根據(jù)IGBT 產(chǎn)品數(shù)據(jù)手冊可知,模塊內(nèi)部電感LIGBT=10 nH;測量IGBT 與母排連接螺釘處的電感,Lscrews=20 nH ;根據(jù)直流支撐電容器數(shù)據(jù)手冊可知,其內(nèi)部電感LC=15 nH。表1示出回路的分布電感情況。

a38bca90-4273-11f0-b715-92fbcf53809c.png

3.2 仿真分析

為了進(jìn)一步驗(yàn)證雜散電感的工程計(jì)算值,使用Ansoft Q3D軟件對變流器模塊的疊層母排模型進(jìn)行仿真。圖4示出疊層母排表面電流分布。可以看出,由于正、負(fù)母排的形狀并不完全重合,造成表面電流分布不均勻,磁通存在空間分離,導(dǎo)致回路電感的產(chǎn)生。用仿真軟件提取的雜散電感值為64. 3 nH,但該值未包含LIGBT。將仿真值與LIGBT 相加,得到回路的總雜散電感。

a3ada2b4-4273-11f0-b715-92fbcf53809c.png

圖4 疊層母排的電感仿真

未完待續(xù)

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • IGBT
    +關(guān)注

    關(guān)注

    1278

    文章

    4050

    瀏覽量

    254019
  • 寄生電感
    +關(guān)注

    關(guān)注

    1

    文章

    161

    瀏覽量

    14860
  • 變流器
    +關(guān)注

    關(guān)注

    7

    文章

    293

    瀏覽量

    33633
  • 疊層母排
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    1353

原文標(biāo)題:IGBT變流器用低感母排技術(shù)(二)

文章出處:【微信號:JNsemi,微信公眾號:青島佳恩半導(dǎo)體有限公司】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    排在IGBT變流器的應(yīng)用(1)

    研究IGBT器件的開關(guān)及特性對實(shí)現(xiàn)IGBT變流器的高性能具有重要的意義,IGBT DC Link主回路的寄生電感會(huì)影響IGBT的開關(guān)特性。本
    的頭像 發(fā)表于 06-17 09:45 ?467次閱讀
    <b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>母</b><b class='flag-5'>排在</b><b class='flag-5'>IGBT</b><b class='flag-5'>變流器</b><b class='flag-5'>中</b>的應(yīng)用(1)

    排在IGBT變流器的應(yīng)用(3)

    測量回路雜散電感常用方法有雙脈沖法、短路法及諧振法。雙脈沖法通過測量獲取IGBT關(guān)斷時(shí)的尖峰電壓Vpeak和電流變化率,利用公式來計(jì)算雜散電感Lstray;短路法通過測量IGBT短路開通時(shí)的下降電壓
    的頭像 發(fā)表于 06-17 09:53 ?505次閱讀
    <b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>母</b><b class='flag-5'>排在</b><b class='flag-5'>IGBT</b><b class='flag-5'>變流器</b><b class='flag-5'>中</b>的應(yīng)用(3)

    DDR電路的與阻抗設(shè)計(jì)

    在8通孔板設(shè)計(jì),頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-P
    發(fā)表于 12-25 13:46

    DDR電路的與阻抗設(shè)計(jì)!

    在8通孔板設(shè)計(jì),頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-P
    發(fā)表于 12-25 13:48

    電感-陶瓷電感-貼片電感-片式電感

    較繞線小。2、 繞線的散熱性不如,ESR值更高,但耐電流會(huì)更大。3、 的成本比繞線低。 秉持誠信:我們說真話、做實(shí)事、講信用、重清廉
    發(fā)表于 05-10 20:04

    PCB設(shè)計(jì)

    3是信號走線,但對應(yīng)的第4卻是大面積敷銅的電源,這在PCB工藝制造上可能會(huì)遇到一點(diǎn)問題,在設(shè)計(jì)時(shí)可以將第3所有空白區(qū)域敷銅來達(dá)到近
    發(fā)表于 05-17 22:04

    原創(chuàng)|PCB設(shè)計(jì)結(jié)構(gòu)的設(shè)計(jì)建議

    PCB設(shè)計(jì)中層疊結(jié)構(gòu)的設(shè)計(jì)建議:1、PCB方式推薦為Foil2、盡可能減少PP片和CORE型號及種類在同一層疊
    發(fā)表于 01-16 11:40

    級聯(lián)H橋變流器IGBT驅(qū)動(dòng)保護(hù)電路設(shè)計(jì)與測試

    級聯(lián)H橋變流器IGBT驅(qū)動(dòng)保護(hù)電路設(shè)計(jì)與測試
    發(fā)表于 10-26 22:27

    PCB的幾種不同變體

    兩個(gè)實(shí)驗(yàn)設(shè)計(jì)的結(jié)果一起顯示。注意,MOSFET和4平面之間也沒有直接連接,相應(yīng)的電路拓?fù)鋵@示在第89頁的圖2。 ?。?)單層板?! 。?b class='flag-5'>2)2
    發(fā)表于 04-20 17:10

    變流器排雜散電感優(yōu)化方法

    針對大功率變流器功率開關(guān)關(guān)斷時(shí),由排雜散電感引起的瞬時(shí)高壓問題,對
    發(fā)表于 03-07 16:25 ?4次下載
    <b class='flag-5'>變流器</b><b class='flag-5'>母</b>排雜散電感優(yōu)化方法

    如何設(shè)計(jì)4PCB

    如何設(shè)計(jì)4PCB板
    的頭像 發(fā)表于 07-31 10:49 ?1.9w次閱讀

    IGBT模塊封裝及車用變流器設(shè)計(jì)與驗(yàn)證

    IGBT模塊封裝及車用變流器設(shè)計(jì)與驗(yàn)證說明。
    發(fā)表于 05-19 14:52 ?41次下載

    為什么要設(shè)計(jì)?常用的設(shè)計(jì)有哪些

    2板一般都是兩個(gè)都要走信號線,適用于處理器速度不高的場合,因?yàn)闆]有完整的電源平面,因此不存在問題。
    發(fā)表于 08-20 11:40 ?2261次閱讀

    電感的優(yōu)點(diǎn)和應(yīng)用

    編輯:谷景電子手機(jī)已經(jīng)成為生活必不可少的工具,它的是由很多精密的電子產(chǎn)品進(jìn)行結(jié)合、組裝而成的,如電路板、信號傳輸器、信號接收器等各種零件,其中有一種電子零件是手機(jī)里面常用的,那就是電感,關(guān)于
    的頭像 發(fā)表于 12-22 14:29 ?1614次閱讀
    <b class='flag-5'>疊</b><b class='flag-5'>層</b>電感的優(yōu)點(diǎn)和應(yīng)用

    DDR電路的與阻抗設(shè)計(jì)

    8通孔板1.6mm厚度與阻抗設(shè)計(jì) ? ? 在8通孔板設(shè)計(jì)
    的頭像 發(fā)表于 08-21 17:16 ?3920次閱讀
    DDR電路的<b class='flag-5'>疊</b><b class='flag-5'>層</b>與阻抗設(shè)計(jì)