瑞薩RZ T2H是由2個R52核和4個A55核構(gòu)成。支持LPDDR4，其傳輸可以達到3.2Gbps（1600 MHZ），總線寬度為32位，兩個rank，最大支持64Gb容量。

圖RZ T2H框圖

DDR的系統(tǒng)框圖

RZ T2H LPDDR4子系統(tǒng)是由MC （Memory Controller）和PHY構(gòu)成，支持JEDEC標準 JESD209-4D。

其MC功能為：

完全流水線化的指令、讀數(shù)據(jù)和寫數(shù)據(jù)接口，用于連接內(nèi)存控制器。

高級Bank預取功能，以提高內(nèi)存吞吐量。

可編程寄存器接口，用于控制內(nèi)存參數(shù)和協(xié)議，包括自動預充電（Auto Pre-Charge）。

控制器復位時可對內(nèi)存進行完全初始化。

支持加權(quán)輪詢（Weighted Round-Robin）仲裁機制，用于仲裁來自多個端口的請求。

支持ECC（錯誤校正碼）功能，包括單比特和雙比特錯誤報告、單比特錯誤校正，并支持通過編程方式去除ECC存儲。

支持外部DRAM的內(nèi)建自測試（BIST，Built-In Self Test）。

PHY的功能：

指令總線眼圖（Bus Eye）訓練，相對于時鐘信號CK進行校準。

寫入調(diào)平（Write Leveling），用于補償CK-DQS之間的時序偏差（Timing Skew）。

寫入訓練（Write Training），用于對DQs、DM和DQS進行去偏（Deskew）：

基于指令的FIFO讀/寫（WR/RD），支持用戶自定義模式（User Patterns）。

內(nèi)部DQS時鐘樹振蕩器，用于確定是否需要周期性訓練以及所需的訓練幅度。

數(shù)據(jù)總線VREFDQ訓練，用于優(yōu)化寫入信號質(zhì)量。

讀取訓練（Read Training），用于對DQs、DM和DQS進行去偏：

通過DRAM模式寄存器（Mode Registers）進行DQ位（Bit）去偏訓練。

通過DRAM陣列進行DQS對DQ眼中心（Eye Centering）訓練。

通過PHY主接口自動執(zhí)行周期性再訓練。

LVSTL（低電壓擺幅差分信號）I/O校準 及ODT（終端電阻）校準。

支持軟件可控的DQ位和AC位交錯（Swizzling），以優(yōu)化數(shù)據(jù)傳輸。

瑞薩提供了一整套的工具，方便客戶根據(jù)自己的情況選擇LPDDR4的物料。

這一套工具，包括PCB設計指導、PCB驗證指導、硬件原理圖用戶指導手冊等。瑞薩官網(wǎng)上可以下載到IBIS文件和PKG Model文件，用于客戶更換DDR后的仿真工作。

信號完整性模型

瑞薩提供I/O緩沖模型（IO Buffer Model）和封裝模型（PKG Model）。用戶需要準備PCB模型（PCB Model）。DRAM模型（DRAM Model） 由DRAM廠商提供。

同時，瑞薩提供了非常易用的gen_tool，幫助客戶生成新的swizzle文件。

用以生成支持客戶選擇DDR型號的flash loader，u-boot和Linux內(nèi)核程序。

以下以某客戶將RZ T2H EVB上的美光MT53E2G32D4DE-046WT更換成海力士H54G36AYRVX246為例說明軟件適配過程（前提是PCB硬件Layout已經(jīng)通過了SI/PI測試）

客戶將DDR顆粒大小從64Gb換成了8Gb，DQA/DQB的線序也做了調(diào)整。

使用默認Flash Loader程序，通過Log可以看出，Training Failed：

從Flash Loader源代碼中發(fā)現(xiàn)這個Fail的原因是DDR初始化失?。?/p>

原理圖方面，T2H EVB的DQA是：

而客戶的DQA線序做了調(diào)整：

需要使用Renesas的DDR適配工具重新生成適配修改的代碼；

我們在gen_tool中，選擇L4.R2W32X16D2S32.ADEE，

即各個參數(shù)如下表（淺色的一行）：

調(diào)整后，更換LPDDR4的差異主要集中在：DQA/DQB，以及DDR的顆粒密度上：

再運行g(shù)en_tool，生成rzt2h_param_ddrinit_reference_design_lpddr4.h文件。

將該文件拷貝到/flash_programmer/plat/soc/t2h/board/evk/src/lpddr4/，替換rzt2h_param_ddrinit_reference_design_lpddr4.h文件。

重新編譯，得到新的flash loader文件：

*./rzt2_flash_programmer/project/flash-programmer/src/output/HDR NM

*./rzt2_flash_programmer/project/flash-programmer/src/output/Flash_Programmer_SCIF_CR52_RZT2H_EVK.mot

同時，需要在BL2，F(xiàn)IP（trust-firmware-a和uboot）和設備樹文件處，修改LPDDR4的驅(qū)動，重新用YOCTO構(gòu)建uboot和內(nèi)核、dtb文件。運行memtester 180m和memtester 400m驗證DDR更換是否成功：

驗證完畢，說明DDR更換的軟件和硬件都已成功。

簡要總結(jié)一下更換DDR流程：

1.硬件設計PCB階段，必須做SI/PI仿真。

2.通過瑞薩提供的工具生成DDR頭文件。

3.根據(jù)頭文件生成flash programmer。

4.生成FIP（包含uboot）文件。如果大小不同，需要修改設備樹文件。

RZ T2H完整的軟硬件設計規(guī)范、參考例程、工具等，請點擊下方鏈接獲取更多資料。