現(xiàn)代應(yīng)用需要更高的計算能力，導(dǎo)致設(shè)計復(fù)雜性呈指數(shù)級增長。這些復(fù)雜并基于RISC-V的SoC不能依賴傳統(tǒng)的調(diào)試方式，需要一種高效的調(diào)試和跟蹤方式。

在本屆2025 RISC-V 中國峰會中，西門子EDA將帶來“Tessent UltraSight-V：面向 RISC-V 系統(tǒng)的片上調(diào)試與追蹤解決方案” 的精彩演講。Tessent UltraSight-V作為一種由嵌入式IP和軟件組成的端到端解決方案旨在提供與行業(yè)標(biāo)準(zhǔn)工具集成的高效調(diào)試和跟蹤功能，以進一步增強嵌入式軟件工程師開發(fā)高性能嵌入式軟件的能力。

Tessent UltraSight-V片上IP模塊和主機軟件的集成使工程師能夠有效地診斷意外行為和性能不佳的根本原因。該解決方案利用有效、非侵入性的技術(shù)，如基于高效跟蹤（E-trace）標(biāo)準(zhǔn)的編碼處理器跟蹤、日志記錄、高速接口（USB 2.0）和DMA，實現(xiàn)快速代碼上傳，最大限度地減少調(diào)試延遲，加速SoC項目，確保其滿足市場窗口期。更重要的是，它是一個可擴展的解決方案，可以擴展到全系統(tǒng)的功能監(jiān)控。

演講主題

Tessent UltraSight-V：

面向 RISC-V 系統(tǒng)的片上調(diào)試與追蹤解決方案

演講時間

7月18日 9:00

演講地點

EDA分論壇302會議室

演講嘉賓

李一凡

西門子EDA Tessent客戶

技術(shù)經(jīng)理

目前負(fù)責(zé)Tessent產(chǎn)品和SLM（硅生命周期管理）解決方案的市場推廣、咨詢和銷售。他在集成電路行業(yè)擁有超過15年的經(jīng)驗，是大規(guī)模人工智能芯片和系統(tǒng)日期跟蹤與調(diào)試以及汽車電子芯片測試的專家。

除了主題演講環(huán)節(jié)，在?？茝d互動展區(qū)，西門子EDA也將展示熱點技術(shù)解決方案。

1Formal-driven Assurance of

RISC-V Cores for AI-Ready FPUs

在RISC-V架構(gòu)加速AI芯片創(chuàng)新的前沿領(lǐng)域，西門子EDA Questa FPU與Questa Processor形式化驗證方案突破傳統(tǒng)范式，無需測試平臺開發(fā)即可實現(xiàn)自動化場景探索，通過動態(tài)約束求解引擎深度覆蓋傳統(tǒng)仿真難以觸達(dá)的異常路徑，為浮點運算單元及RISC-V處理器核心提供高置信度驗證保障。

2Enhancing your SoC debug &

optimization with functional monitoring

Tessent 嵌入式分析提供了一個可擴展的功能監(jiān)視器系統(tǒng)，可以在驗證階段以及部署后的現(xiàn)場中，進行對設(shè)備和系統(tǒng)的功能調(diào)試、驗證和優(yōu)化。西門子將它與DFT以及其他參數(shù)監(jiān)測相結(jié)合，組成完整的硅生命周期管理方案。

3Siemens Hardware Assisted

Verification:Leading the RISC-V

Verification Revolution and Empowering

Next GenerationChip Innovation

Strato CS： 支持百億門級超大規(guī)模芯片驗證，提供全流程簽核解決方案，顯著提升RISC-V等復(fù)雜SoC的驗證完備性與流片效率。

Primo CS： 實現(xiàn)硬件仿真與原型驗證的無縫集成，加速從設(shè)計到量產(chǎn)的關(guān)鍵路徑，確保芯片功能與性能指標(biāo)精準(zhǔn)達(dá)標(biāo)。

ProFPGA CS：基于分布式多FPGA架構(gòu)，支持高性能芯片的實時硬件仿真，為AI及異構(gòu)計算芯片提供真實場景的性能驗證能力。