為了應(yīng)對市場力量推動本來充滿活力的全球電子產(chǎn)業(yè)走向更狹窄的計算機應(yīng)用領(lǐng)域，遠(yuǎn)離下一波創(chuàng)新浪潮，美國國防高級研究計劃局(DARPA)投入15億美元進(jìn)行“基礎(chǔ)性改進(jìn)”，啟動后摩爾定律(moore's Law)時代的電子產(chǎn)業(yè)。這個為期五年的路線圖被稱為“電子復(fù)興計”(Electronics Resurgence Initiative，ERI) ，據(jù)相關(guān)官員表示該計劃支撐了美國國防部的一些頂級技術(shù)重點領(lǐng)域，包括量子計算，人工智能，先進(jìn)制造，空間和生物技術(shù)。美國國防高級研究計劃局在舊金山召開了ERI一次峰會，重點關(guān)注ERI 的三大支柱：新的芯片架構(gòu)、集成電路設(shè)計和材料及集成。

美國國防部高級研究計劃局(DARPA)微系統(tǒng)技術(shù)辦公室(Microsystems Technology Office)主任William Chappell博士表示：“我們正在努力做的是基礎(chǔ)性改進(jìn)而非任何一家公司合作伙伴想要或試圖自己做的事情?！盋happell博士說，“摩爾定律是把雙刃劍，在保證其繼續(xù)有效的同時，必須忍受從fab到設(shè)計再到驗證流程中成本的急劇上升，甚至呈指數(shù)級增長。我們正試圖尋找其他途徑，如在制造領(lǐng)域，可以通過新材料或者不僅僅依賴晶體管伸縮的新的集成工藝中來達(dá)到目的?！痹诜鍟陂g，美國國防部高級研究計劃局還宣布了一份大學(xué)和企業(yè)研究工作清單，旨在推進(jìn)其“三支柱”芯片戰(zhàn)略。盡管芯片制造商英特爾公司(Intel corp.)以及其競爭對手GPU生產(chǎn)商Nvidia corp.和ARM 等越來越關(guān)注專有應(yīng)用，其中許多是由人工智能和其他新興的機器學(xué)習(xí)應(yīng)用驅(qū)動的，但是 DARPA 正在嘗試重啟半導(dǎo)體研發(fā)周期，以應(yīng)對全球大規(guī)模的芯片投資。

美國國防部高級研究計劃局的微電子計劃正值中美貿(mào)易競爭加劇之時。在2018年的美國國防戰(zhàn)略中，美國將中國描述為未來發(fā)展的兩個強大的競爭對手之一。中國增加對微電子領(lǐng)域的投資，引起美國的擔(dān)憂，擔(dān)心中國可能在美國軍事系統(tǒng)中隱藏使用芯片的惡意程序或代碼。Chappell博士特別提到中國對本土芯片行業(yè)的1500億美元的投資，認(rèn)為這一計劃也將支持其它方面的規(guī)劃，包括2030年成為人工智能世界領(lǐng)導(dǎo)者的國家戰(zhàn)略，但同時指出，中國的大部分投資都投向了制造設(shè)施，而不是試圖在技術(shù)上取得進(jìn)步。ERI極力確保美國和歐洲在芯片設(shè)計和其產(chǎn)生的有價值的知識產(chǎn)權(quán)核（IP核）的領(lǐng)導(dǎo)地位。Chappell博士說“我們需要確保我們和我們的盟國都有新的發(fā)明，當(dāng)老的工藝正在被大量復(fù)制的時候我們要發(fā)明了新的工藝?！?/p>

美國國防部高級研究計劃局(DARPA)估計，這場全球競爭的技術(shù)戰(zhàn)場將圍繞著新材料、新片上系統(tǒng)(SoCs)的設(shè)計自動化以及可混合、匹配兼容于其他系統(tǒng)的新架構(gòu)等方面展開。其中電子設(shè)備智能設(shè)計（Intelligent Design of Electronic Assets，IDEA）項目，試圖開發(fā)一個平臺，以支持 SoCs 自動化設(shè)計流程和芯片封裝，以及與更大的系統(tǒng)互連。這些未來的芯片設(shè)計流程將利用機器學(xué)習(xí)、分析和自動化技術(shù)在大規(guī)模生產(chǎn)之前驗證芯片設(shè)計。IDEA項目的參與者包括 Cadence、vidia 和卡內(nèi)基梅隆大學(xué)等。

ERI的芯片架構(gòu)研究集中在可重構(gòu)的框架上，這些框架利用專用硬件來解決特定的計算問題。軟件定義硬件(SDH)的參與者包括英特爾、 NVIDIA、高通公司、系統(tǒng)與技術(shù)研究所、佐治亞理工學(xué)院、斯坦福大學(xué)、密歇根大學(xué)、華盛頓大學(xué)和普林斯頓大學(xué)等。這項硬件結(jié)合“特定領(lǐng)域”SoC的項目工作于去年秋天啟動。與此同時，Nvidia 將領(lǐng)導(dǎo)一個由行業(yè)和大學(xué)研究人員組成的團隊，依托SDH項目尋求性能增益，其路徑有些類似于今天的 ASICs，不犧牲數(shù)據(jù)密集型算法的可編程性。芯片架構(gòu)項目的目標(biāo)之一是為硬件開發(fā)開源軟件，包括機器學(xué)習(xí)。

半導(dǎo)體材料和電路集成方面主要解決若隱若現(xiàn)的性能問題，例如困擾當(dāng)前大數(shù)據(jù)應(yīng)用程序的"內(nèi)存瓶頸"。其中一項任務(wù)就是找到新的方法來組合基于各種材料和設(shè)計的不同IP 核。如麻省理工學(xué)院(MIT)、斯坦福大學(xué)(Stanford)和其它一些領(lǐng)先的工程學(xué)院的研究人員把重點放在新興的三維SoC設(shè)計（3DSoC 項目）以及未來的方法上（FRANC項目）。3DSoC 項目旨在開發(fā)材料、設(shè)計工具和制造技術(shù)，以便在單一襯底上構(gòu)建三維微系統(tǒng)。3DSoC的參與者包括：佐治亞理工學(xué)院；斯坦福大學(xué)；麻省理工學(xué)院；Skywater Technology Foundry，這是一家位于明尼蘇達(dá)州的純粹的200-mm芯片制造廠，其根源可以追溯到控制數(shù)據(jù)公司(Control Data corp.)；Cypress Semiconductor于近期加入。FRANC項目旨在促進(jìn)“利用新材料特性的電路設(shè)計和消除或減少數(shù)據(jù)流動的方式處理數(shù)據(jù)的集成方案”。FRANC項目的參與者包括加利福尼亞大學(xué)洛杉磯分校、HRL實驗室、應(yīng)用材料公司、Ferric inc.、加州大學(xué)洛杉磯分校、明尼蘇達(dá)大學(xué)和伊利諾伊大學(xué)厄巴納-香檳分校。

最后，美國國防部高級研究計劃局的Chappell博士說，芯片計劃的目的是“看看未來的可能是什么。”他補充道，“比以往任何時候都更重要的是，我們有的新發(fā)明，以確保半導(dǎo)體空間不會成為一種商品。”