游戲控制臺(tái)設(shè)計(jì)者必須在實(shí)現(xiàn)系統(tǒng)的多功能、可靠性和低成本之間尋找平衡。市場(chǎng)壓力經(jīng)常迫使最初的控制臺(tái)價(jià)格低于可盈利的水平。不過(guò)，要在商業(yè)上獲得成功，游戲控制臺(tái)就必須能夠提供多種功能，如高清晰度圖像、網(wǎng)絡(luò)連接、運(yùn)動(dòng)傳感控制器以及基于IP的視頻內(nèi)容，并且所有這些都要在用戶能承受的價(jià)格內(nèi)。

為保持低成本特性，通常采用基于平臺(tái)的方法來(lái)設(shè)計(jì)游戲控制臺(tái)。目標(biāo)是盡可能地使每個(gè)控制臺(tái)相似，同時(shí)還能滿足特殊區(qū)域的要求。單個(gè)平臺(tái)設(shè)計(jì)通常是不現(xiàn)實(shí)的，經(jīng)濟(jì)效益上也不可行，但FPGA所提供的硬件靈活性使得游戲系統(tǒng)能夠很容易地針對(duì)不同區(qū)域、模型、組件和升級(jí)版進(jìn)行重新設(shè)計(jì)。

一個(gè)典型的游戲控制臺(tái)包括CPU、圖形處理器、存儲(chǔ)器件、通信單元、I/O和用戶接口。游戲控制臺(tái)的核心通常是幾個(gè)大規(guī)模ASIC或ASSP。例如，iSuppli的報(bào)告指出，Sony PS3就包含一個(gè)7個(gè)核定制基于cell的CPU（ASIC）、一個(gè)NVIDIA圖形芯片組（ASSP）、XDR存儲(chǔ)器和一個(gè)flexIO處理器接口。

由于FPGA在許多應(yīng)用中取代了ASIC，或許現(xiàn)在是時(shí)候?qū)⑺糜谙乱淮螒蚩刂婆_(tái)設(shè)計(jì)中了。FPGA和PLD相對(duì)較低的成本正在推動(dòng)其在消費(fèi)電子產(chǎn)品中的使用，尤其是在LCD和等離子電視中。根據(jù)Gartner Group的報(bào)告（如圖1所示），在未來(lái)的4年中，用于消費(fèi)電子產(chǎn)品的PLD和FPGA器件的全球市場(chǎng)年均復(fù)合增長(zhǎng)率（CAGR）預(yù)計(jì)將達(dá)9.5%，超過(guò)了年均復(fù)合增長(zhǎng)率為4.0%的ASIC器件。

圖1：用于消費(fèi)電子設(shè)備的ASIC和FPGA的年收益變化。

基于平臺(tái)的游戲控制臺(tái)設(shè)計(jì)考慮因素

FPGA可以幫助系統(tǒng)設(shè)計(jì)者盡可能地節(jié)約成本并提供最大的靈活性，這是由基于平臺(tái)方法通過(guò)提供以下設(shè)計(jì)方針來(lái)實(shí)現(xiàn)的。

需求和模型可隨著區(qū)域而變化：針對(duì)多個(gè)標(biāo)準(zhǔn)和格式提供可編程支持能加快產(chǎn)品上市時(shí)間；低成本和可靠的設(shè)計(jì)：集成全部的系統(tǒng)I/O接口、控制邏輯和調(diào)試功能，以支持連接至HDD和內(nèi)部存儲(chǔ)器的ASIC/ASSP芯片組的橋接功能，定制的用戶接口邏輯可降低在新產(chǎn)品中的風(fēng)險(xiǎn)；在最終測(cè)試期間和現(xiàn)場(chǎng)的安全編程能夠?qū)崿F(xiàn)對(duì)多種標(biāo)準(zhǔn)的支持、協(xié)處理算法的增量升級(jí)以及易于對(duì)新功能進(jìn)行測(cè)試。

帶有嵌入式DSP解決方案的FPGA

在選擇面向平臺(tái)的可編程器件時(shí)，通常需考慮三種電路要求：面向協(xié)處理功能的嵌入式DSP的功能和性能、查找表（LUT）以及RAM塊（EBR），這種協(xié)處理功能利用并行方法，針對(duì)具體應(yīng)用以最優(yōu)成本對(duì)功能和性能進(jìn)行裁剪。低電壓差分信號(hào)（LVDS）和串行解串器（SERDES）可支持高速芯片至芯片接口，如HyperTransport、PCI Express或串行RapidIO。能夠安全地保護(hù)知識(shí)產(chǎn)權(quán)。

圖2顯示了一個(gè)滿足這些要求的FPGA解決方案。FPGA被連接到主CPU、圖像處理芯片、用戶接口和諸如無(wú)線以太網(wǎng)的其它關(guān)鍵ASSP。FPGA模塊執(zhí)行協(xié)處理功能和硬件加速，并具有實(shí)現(xiàn)未來(lái)功能所必需的定制邏輯，這些功能是針對(duì)用戶接口或控制臺(tái)的其它部分。

圖2：可重構(gòu)FPGA能支持多個(gè)I/O標(biāo)準(zhǔn)、高速接口以及針對(duì)硬件加速的協(xié)處理算法。

DSP協(xié)處理和硬件加速

盡管低成本FPGA通常工作在小于300MHz的系統(tǒng)時(shí)鐘頻率下，但通過(guò)并行地執(zhí)行串行功能仍然可實(shí)現(xiàn)很高的DSP吞吐量（63，000MMAC）。例如，某個(gè)應(yīng)用要求具有100MS/s采樣率的32抽頭FIR濾波器，那么需要帶有4個(gè)乘法器的通用DSP處理器以800MHz計(jì)算乘累加。具有32個(gè)乘法器的FPGA能夠在100MHz實(shí)現(xiàn)相同的濾波器。

與乘法器一樣，能夠靈活地利用FPGA的并行特性有益于存儲(chǔ)器訪問(wèn)。片上分布式存儲(chǔ)器可用來(lái)構(gòu)建小容量高性能臨時(shí)存儲(chǔ)器，而片上嵌入式存儲(chǔ)塊可用來(lái)構(gòu)建大容量高性能存儲(chǔ)器。DDR DRAM等片外存儲(chǔ)器則可以提供大容量、高性能存儲(chǔ)器。

高速的芯片至芯片互連

FPGA通過(guò)高速的芯片至芯片互連技術(shù)與GPU和CPU連接，這些技術(shù)包括HyperTransport、PCI Express或串行RapidIO。串行RapidIO和PCI Express是串行而非并行技術(shù)，即串行地發(fā)送數(shù)據(jù)，并通過(guò)LVDS以數(shù)據(jù)包的形式恢復(fù)數(shù)據(jù)，而不是一次恢復(fù)一位。從并行到串行接口的轉(zhuǎn)換系統(tǒng)可用較少的線路達(dá)到同樣的高速數(shù)據(jù)速率。

源同步和時(shí)鐘數(shù)據(jù)恢復(fù)接口

HyperTransport是一個(gè)源同步接口，而PCI Express和串行RapidIO采用時(shí)鐘數(shù)據(jù)恢復(fù)（CDR）技術(shù)，如下表所示。對(duì)于源同步接口而言，傳送方提供數(shù)據(jù)和差分時(shí)鐘，這樣就能較容易地在高達(dá)700Mbps的數(shù)據(jù)速率捕獲數(shù)據(jù)。

源同步和時(shí)鐘數(shù)據(jù)恢復(fù)接口。

當(dāng)數(shù)據(jù)速率超過(guò)700Mbps時(shí)，數(shù)據(jù)通道之間的偏移成為數(shù)據(jù)有效窗的重要部分，特別是對(duì)寬數(shù)據(jù)通道而言。有些FPGA具有自動(dòng)對(duì)齊功能，能夠針對(duì)源同步接口管理數(shù)據(jù)偏移，從而有助于它們達(dá)到超過(guò)800Mbps的LVDS數(shù)據(jù)速率（有些情況下高達(dá)2Gbps）。

對(duì)于CDR接口而言，并沒(méi)有提供額外的差分時(shí)鐘。取而代之的是時(shí)鐘包含在串行數(shù)據(jù)包中，必須從數(shù)據(jù)中恢復(fù)出來(lái)。因此，對(duì)于CDR來(lái)說(shuō)時(shí)鐘偏移不是一個(gè)問(wèn)題，這與源同步不同。利用SERDES高速串行地發(fā)送數(shù)據(jù)包，CDR接收器將對(duì)數(shù)據(jù)本身鎖定相位以取得時(shí)鐘。

對(duì)于CDR而言，在高速情況下，SERDES抖動(dòng)是主要問(wèn)題。抖動(dòng)是指期待數(shù)據(jù)傳輸?shù)奈恢冒l(fā)生了變化，使得難以準(zhǔn)確地接收到數(shù)據(jù)包。如圖3所示的眼圖，抖動(dòng)使得圍繞眼睛的黃色帶的寬度發(fā)生變化，圖中用紅色表示。

圖3：CDR眼圖。

有些抖動(dòng)是隨機(jī)的，但大部分抖動(dòng)是確定性的，是由于其它信號(hào)以及靠近數(shù)據(jù)信號(hào)的半導(dǎo)體元件的開(kāi)關(guān)操作引起，或者是由數(shù)據(jù)模式的特性、傳輸?shù)牟黄胶馍仙跋陆禃r(shí)間所引起。

安全配置和現(xiàn)場(chǎng)升級(jí)

游戲控制臺(tái)往往是電腦黑客攻擊的目標(biāo)，因此FPGA不應(yīng)該在配置期間給系統(tǒng)引入額外的弱點(diǎn)。對(duì)于基于SRAM的FPGA而言，配置數(shù)據(jù)通常來(lái)自外部的非易失存儲(chǔ)器。為保護(hù)該數(shù)據(jù)，一些FPGA加入了內(nèi)置的128位AES加密引擎。面向AES的FPGA解密密鑰采用一次性可編程（OTP）熔絲編程。OTP密鑰是非易失的，且一旦密鑰被編程就不能修改，從而可阻止黑客用逆向工程探尋FPGA內(nèi)部的功能。

此外，F(xiàn)PGA能幫助設(shè)計(jì)者橋接ASSP功能與圖像處理器或系統(tǒng)處理器。橋接的例子包括無(wú)線以太網(wǎng)（802.11）和用戶接口控制邏輯。定制的用戶接口邏輯有助于將游戲控制臺(tái)與競(jìng)爭(zhēng)產(chǎn)品區(qū)分。用FPGA解決方案可以橋接或控制這兩種功能。

成功的策略

根據(jù)Booz Allen Hamilton公司今年三月發(fā)布的報(bào)告，Darden商業(yè)研究生院的Tim Laseter在2007年的一項(xiàng)研究認(rèn)為，許多成功的公司并非是最先進(jìn)入某個(gè)領(lǐng)域的先行者，而是能夠發(fā)現(xiàn)更多資源的后來(lái)者。例如，在Xbox 360和PS3之后，任天堂公司發(fā)布了不具有高清晰圖像的Wii游戲機(jī)。但是，采用Wii游戲控制臺(tái)的人數(shù)在不斷增加，因?yàn)檫@種游戲控制臺(tái)具有運(yùn)動(dòng)敏感的控制器和受家庭喜愛(ài)的游戲主題。

研究得出的結(jié)論是，在各種不同的技術(shù)中，多個(gè)小實(shí)驗(yàn)?zāi)軌虍a(chǎn)生對(duì)如何創(chuàng)造價(jià)值的更多認(rèn)識(shí)。我們不可能在當(dāng)前就準(zhǔn)確地知道客戶將來(lái)需要什么特性，或者硬件設(shè)計(jì)是否有小故障，或者主要的可靠性問(wèn)題。由于“廣泛的硬件故障”，微軟公司花費(fèi)了10億多美元來(lái)修補(bǔ)Xbox 360控制臺(tái)并將其納入保修范圍。

在游戲控制臺(tái)設(shè)計(jì)中采用FPGA可對(duì)硬件功能進(jìn)行一些小實(shí)驗(yàn)，從而有助于未來(lái)驗(yàn)證游戲控制臺(tái)的設(shè)計(jì)。設(shè)計(jì)集成了一個(gè)可選的連接器用來(lái)連接至FPGA，并能夠?qū)崿F(xiàn)未來(lái)的特性，或者FPGA可以通過(guò)以太網(wǎng)進(jìn)行連接，從互聯(lián)網(wǎng)下載新的位流并實(shí)現(xiàn)新的功能。這些實(shí)驗(yàn)可能還包括對(duì)人工智能、DVD倍線功能、附加的家長(zhǎng)控制功能和新型用戶接口的測(cè)試。

市場(chǎng)要求所有設(shè)計(jì)游戲控制臺(tái)的公司能夠以盡可能低的制造實(shí)現(xiàn)更多的特性。如果設(shè)計(jì)出來(lái)的產(chǎn)品未加入重要的特性或靈活的接口，這些公司將會(huì)蒙受億萬(wàn)美元的損失，更糟的是，產(chǎn)品可能根本沒(méi)有市場(chǎng)需求。

現(xiàn)在很有機(jī)會(huì)將一些小型的技術(shù)革新加入游戲控制臺(tái)系統(tǒng)，以支持未來(lái)將發(fā)生的變化，或者用硬件而不僅僅是固件來(lái)試驗(yàn)新的特性。構(gòu)筑一個(gè)在游戲控制臺(tái)中支持PCI Express、HyperTransport或串行RapidIO、LVDS和DSP的安全FPGA使得這些技術(shù)革新都有發(fā)展機(jī)會(huì)。

LatticeECP2M FPGA系列產(chǎn)品可支持許多這方面的要求，包括AES加密位流、PCI Express、LVDS、DSP以及可編程邏輯，以支持多種接口標(biāo)準(zhǔn)和定制功能。此外，由于支持多個(gè)DSP知識(shí)產(chǎn)權(quán)核和MATLAB Simulink，也使設(shè)計(jì)更加方便。