隨著三星宣布7nm EUV工藝的量產(chǎn),2018年EUV光刻工藝終于商業(yè)化了,這是EUV工藝研發(fā)三十年來(lái)的一個(gè)里程碑。不過(guò)EUV工藝要想大規(guī)模量產(chǎn)還有很多技術(shù)挑戰(zhàn),目前的光源功率以及晶圓產(chǎn)能輸出還沒(méi)有達(dá)到理想狀態(tài),EUV工藝還有很長(zhǎng)的路要走。
***分辨率=k1*λ/NA
在現(xiàn)有的EUV之外,ASML與IMEC比利時(shí)微電子中心還達(dá)成了新的合作協(xié)議,雙方將共同研發(fā)新一代EUV***,NA數(shù)值孔徑從現(xiàn)有的0.33提高到0.5,可以進(jìn)一步提升光刻工藝的微縮水平,制造出更小的晶體管。
NA數(shù)值孔徑對(duì)***有什么意義?決定***分辨率的公式如下:
***分辨率=k1*λ/NA
k1是常數(shù),不同的***k1不同,λ指的是光源波長(zhǎng),NA是物鏡的數(shù)值孔徑,所以***的分辨率就取決于光源波長(zhǎng)及物鏡的數(shù)值孔徑,波長(zhǎng)越短越好,NA越大越好,這樣***分辨率就越高,制程工藝越先進(jìn)。
現(xiàn)在的EUV***使用的是波長(zhǎng)13.5nm的極紫外光,而普通的DUV***使用的是193nm的深紫外光,所以升級(jí)到EUV***可以大幅提升半導(dǎo)體工藝水平,實(shí)現(xiàn)7nm及以下工藝。
但是改變波長(zhǎng)之后再進(jìn)一步提升EUV***的分辨率就要從NA指標(biāo)上下手了,目前的***使用的還是NA=0.33的物鏡系統(tǒng),下一代的目標(biāo)就是NA=0.5及以上的光學(xué)系統(tǒng)了。
如今ASML與IMEC合作的就是高NA的EUV工藝了,雙方將成立一個(gè)聯(lián)合實(shí)驗(yàn)室,在EXE:5000型***上使用NA=0.55的光學(xué)系統(tǒng),更高的NA有助于將EVU光源投射到更廣闊的晶圓上從而提高半導(dǎo)體工藝分辨率,減少晶體管尺寸。
如今這項(xiàng)研究才剛剛開(kāi)始,所以新一代EUV光刻工藝問(wèn)世時(shí)間還早,此前ASML投資20億美元入股蔡司公司,目標(biāo)就是合作研發(fā)NA=0.5的物鏡系統(tǒng)。
之前公布的量產(chǎn)時(shí)間是2024年,這個(gè)時(shí)間點(diǎn)上半導(dǎo)體公司的制程工藝應(yīng)該可以到3nm節(jié)點(diǎn)了。
-
光刻機(jī)
+關(guān)注
關(guān)注
31文章
1164瀏覽量
48175 -
EUV
+關(guān)注
關(guān)注
8文章
609瀏覽量
87188
原文標(biāo)題:3nm有救了!
文章出處:【微信號(hào):ICCapital,微信公眾號(hào):芯資本】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
跨越摩爾定律,新思科技掩膜方案憑何改寫(xiě)3nm以下芯片游戲規(guī)則

臺(tái)積電2nm制程良率已超60%
臺(tái)積電加大亞利桑那州廠(chǎng)投資,籌備量產(chǎn)3nm/2nm芯片
蘋(píng)果M5芯片量產(chǎn),采用臺(tái)積電N3P制程工藝
消息稱(chēng)臺(tái)積電3nm、5nm和CoWoS工藝漲價(jià),即日起效!
臺(tái)積電2025年起調(diào)整工藝定價(jià)策略
2025年半導(dǎo)體行業(yè)競(jìng)爭(zhēng)白熱化:2nm制程工藝成焦點(diǎn)
臺(tái)積電2nm工藝將量產(chǎn),蘋(píng)果iPhone成首批受益者
臺(tái)積電分享 2nm 工藝深入細(xì)節(jié):功耗降低 35% 或性能提升15%!

評(píng)論