一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

納米工藝、硅晶圓、知識(shí)總結(jié)

電子工程師 ? 來源:工程師李察 ? 2019-04-29 10:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

最近,三星以及臺(tái)積電在先進(jìn)半導(dǎo)體制程打得相當(dāng)火熱,彼此都想要在晶圓代工中搶得先機(jī)以爭(zhēng)取訂單,幾乎成了14納米與16納米之爭(zhēng),然而14納米與16納米這兩個(gè)數(shù)字的究竟意義為何,指的又是哪個(gè)部位?而在縮小工藝后又將來帶來什么好處與難題?以下我們將就納米工藝做簡(jiǎn)單的說明。

納米到底有多細(xì)微?

在開始之前,要先了解納米究竟是什么意思。在數(shù)學(xué)上,納米是0.000000001米,但這是個(gè)相當(dāng)差的例子,畢竟我們只看得到小數(shù)點(diǎn)后有很多個(gè)零,卻沒有實(shí)際的感覺。如果以指甲厚度做比較的話,或許會(huì)比較明顯。

用標(biāo)尺實(shí)際測(cè)量的話可以得知指甲的厚度約為 0.0001 米(0.1 毫米),也就是說試著把一片指甲的側(cè)面切成 10 萬條線,每條線就約等同于1 納米,由此可略為想象得到1 納米是何等的微小了。

知道納米有多小之后,還要理解縮小工藝的用意,縮小晶體管的最主要目的,就是可以在更小的芯片中塞入更多的晶體管,讓芯片不會(huì)因技術(shù)提升而變得更大;其次,可以增加處理器的運(yùn)算效率;再者,減少體積也可以降低耗電量;最后,芯片體積縮小后,更容易塞入行動(dòng)裝置中,滿足未來輕薄化的需求。

再回來探究納米工藝是什么,以14納米為例,其工藝是指在芯片中,線最小可以做到14納米的尺寸,下圖為傳統(tǒng)晶體管的長(zhǎng)相,以此作為例子??s小晶體管的最主要目的就是為了要減少耗電量,然而要縮小哪個(gè)部分才能達(dá)到這個(gè)目的?左下圖中的L就是我們期望縮小的部分。藉由縮小閘極長(zhǎng)度,電流可以用更短的路徑從Drain 端到Source 端(有興趣的話可以利用Google以MOSFET搜尋,會(huì)有更詳細(xì)的解釋)。

納米工藝、硅晶圓、知識(shí)總結(jié)

(Source:www.slideshare.net)

此外,計(jì)算機(jī)是以0和1作運(yùn)算,要如何以晶體管滿足這個(gè)目的呢?做法就是判斷晶體管是否有電流流通。當(dāng)在Gate端(綠色的方塊)做電壓供給,電流就會(huì)從 Drain端到Source端,如果沒有供給電壓,電流就不會(huì)流動(dòng),這樣就可以表示 1 和 0。(至于為什么要用 0 和 1 作判斷,有興趣的話可以去查布爾代數(shù),我們是使用這個(gè)方法作成計(jì)算機(jī)的)

尺寸縮小有其物理限制

不過,工藝并不能無限制的縮小,當(dāng)我們將晶體管縮小到20納米左右時(shí),就會(huì)遇到量子物理中的問題,讓晶體管有漏電的現(xiàn)象,抵銷縮小 L 時(shí)獲得的效益。作為改善方式,就是導(dǎo)入FinFET(Tri-Gate)這個(gè)概念,如右上圖。在Intel以前所做的解釋中,可以知道藉由導(dǎo)入這個(gè)技術(shù),能減少因物理現(xiàn)象所導(dǎo)致的漏電現(xiàn)象。

納米工藝、硅晶圓、知識(shí)總結(jié)

(Source:www.slideshare.net)

更重要的是,藉由這個(gè)方法可以增加 Gate 端和下層的接觸面積。在傳統(tǒng)的做法中(左上圖),接觸面只有一個(gè)平面,但是采用 FinFET(Tri-Gate)這個(gè)技術(shù)后,接觸面將變成立體,可以輕易的增加接觸面積,這樣就可以在保持一樣的接觸面積下讓 Source-Drain 端變得更小,對(duì)縮小尺寸有相當(dāng)大的幫助。

最后,則是為什么會(huì)有人說各大廠進(jìn)入 10 納米制程將面臨相當(dāng)嚴(yán)峻的挑戰(zhàn),主因是 1 顆原子的大小大約為 0.1 納米,在 10 納米的情況下,一條線只有不到 100 顆原子,在制作上相當(dāng)困難,而且只要有一個(gè)原子的缺陷,像是在制作過程中有原子掉出或是有雜質(zhì),就會(huì)產(chǎn)生不知名的現(xiàn)象,影響產(chǎn)品的良率。

如果無法想象這個(gè)難度,可以做個(gè)小實(shí)驗(yàn)。在桌上用 100 個(gè)小珠子排成一個(gè) 10×10 的正方形,并且剪裁一張紙蓋在珠子上,接著用小刷子把旁邊的的珠子刷掉,最后使他形成一個(gè)10×5的長(zhǎng)方形。這樣就可以知道各大廠所面臨到的困境,以及達(dá)成這個(gè)目標(biāo)究竟是多么艱巨。

隨著三星以及臺(tái)積電在近期將完成14納米、16納米 FinFET 的量產(chǎn),兩者都想爭(zhēng)奪Apple下一代的iPhone 芯片代工,我們將看到相當(dāng)精彩的商業(yè)競(jìng)爭(zhēng),同時(shí)也將獲得更加省電、輕薄的手機(jī),要感謝摩爾定律所帶來的好處呢。

【半導(dǎo)體科普】半導(dǎo)體產(chǎn)業(yè)的根基:硅晶圓是什么?▼

在半導(dǎo)體的新聞中,總是會(huì)提到以尺寸標(biāo)示的晶圓廠,如8吋或是 12 吋晶圓廠,然而,所謂的晶圓到底是什么東西?其中8吋指的是什么部分?要產(chǎn)出大尺寸的晶圓制造又有什么難度呢?以下將逐步介紹半導(dǎo)體最重要的基礎(chǔ)——「晶圓」到底是什么。

晶圓是什么?

晶圓(wafer),是制造各式計(jì)算機(jī)芯片的基礎(chǔ)。我們可以將芯片制造比擬成用樂高積木蓋房子,藉由一層又一層的堆棧,完成自己期望的造型(也就是各式芯片)。然而,如果沒有良好的地基,蓋出來的房子就會(huì)歪來歪去,不合自己所意,為了做出完美的房子,便需要一個(gè)平穩(wěn)的基板。對(duì)芯片制造來說,這個(gè)基板就是接下來將描述的晶圓。

(Souse:Flickr/Jonathan Stewart?CC BY 2.0)

首先,先回想一下小時(shí)候在玩樂高積木時(shí),積木的表面都會(huì)有一個(gè)一個(gè)小小圓型的凸出物,藉由這個(gè)構(gòu)造,我們可將兩塊積木穩(wěn)固的迭在一起,且不需使用膠水。芯片制造,也是以類似這樣的方式,將后續(xù)添加的原子和基板固定在一起。因此,我們需要尋找表面整齊的基板,以滿足后續(xù)制造所需的條件。

在固體材料中,有一種特殊的晶體結(jié)構(gòu)──單晶(Monocrystalline)。它具有原子一個(gè)接著一個(gè)緊密排列在一起的特性,可以形成一個(gè)平整的原子表層。因此,采用單晶做成晶圓,便可以滿足以上的需求。然而,該如何產(chǎn)生這樣的材料呢,主要有二個(gè)步驟,分別為純化以及拉晶,之后便能完成這樣的材料。

如何制造單晶的晶圓

純化分成兩個(gè)階段,第一步是冶金級(jí)純化,此一過程主要是加入碳,以氧化還原的方式,將氧化硅轉(zhuǎn)換成 98% 以上純度的硅。大部份的金屬提煉,像是鐵或銅等金屬,皆是采用這樣的方式獲得足夠純度的金屬。但是,98% 對(duì)于芯片制造來說依舊不夠,仍需要進(jìn)一步提升。因此,將再進(jìn)一步采用西門子制程(Siemens process)作純化,如此,將獲得半導(dǎo)體制程所需的高純度多晶硅。

納米工藝、硅晶圓、知識(shí)總結(jié)

▲硅柱制造流程(Source: Wikipedia)

接著,就是拉晶的步驟。首先,將前面所獲得的高純度多晶硅融化,形成液態(tài)的硅。之后,以單晶的硅種(seed)和液體表面接觸,一邊旋轉(zhuǎn)一邊緩慢的向上拉起。至于為何需要單晶的硅種,是因?yàn)楣柙优帕芯秃腿伺抨?duì)一樣,會(huì)需要排頭讓后來的人該如何正確的排列,硅種便是重要的排頭,讓后來的原子知道該如何排隊(duì)。最后,待離開液面的硅原子凝固后,排列整齊的單晶硅柱便完成了。

單晶硅柱(Souse:Wikipedia)

然而,8吋、12吋又代表什么東西呢?他指的是我們產(chǎn)生的晶柱,長(zhǎng)得像鉛筆筆桿的部分,表面經(jīng)過處理并切成薄圓片后的直徑。至于制造大尺寸晶圓又有什么難度呢?如前面所說,晶柱的制作過程就像是在做棉花糖一樣,一邊旋轉(zhuǎn)一邊成型。有制作過棉花糖的話,應(yīng)該都知道要做出大而且扎實(shí)的棉花糖是相當(dāng)困難的,而拉晶的過程也是一樣,旋轉(zhuǎn)拉起的速度以及溫度的控制都會(huì)影響到晶柱的質(zhì)量。也因此,尺寸愈大時(shí),拉晶對(duì)速度與溫度的要求就更高,因此要做出高質(zhì)量 12 吋晶圓的難度就比 8 吋晶圓還來得高。

只是,一整條的硅柱并無法做成芯片制造的基板,為了產(chǎn)生一片一片的硅晶圓,接著需要以鉆石刀將硅晶柱橫向切成圓片,圓片再經(jīng)由拋光便可形成芯片制造所需的硅晶圓。經(jīng)過這么多步驟,芯片基板的制造便大功告成,下一步便是堆棧房子的步驟,也就是芯片制造。

至于該如何制作芯片呢?

▼接著往下看。

【半導(dǎo)體科普】IC 芯片的制造,層層打造的高科技工藝▼

在介紹過硅晶圓是什么東西后,同時(shí),也知道制造 IC 芯片就像是用樂高積木蓋房子一樣,藉由一層又一層的堆棧,創(chuàng)造自己所期望的造型。然而,蓋房子有相當(dāng)多的步驟,IC 制造也是一樣,制造 IC 究竟有哪些步驟?本文將將就 IC 芯片制造的流程做介紹。

層層堆棧的芯片架構(gòu)

在開始前,我們要先認(rèn)識(shí)IC芯片是什么。IC,全名集成電路(Integrated Circuit),由它的命名可知它是將設(shè)計(jì)好的電路,以堆棧的方式組合起來。藉由這個(gè)方法,我們可以減少連接電路時(shí)所需耗費(fèi)的面積。下圖為 IC 電路的 3D 圖,從圖中可以看出它的結(jié)構(gòu)就像房子的梁和柱,一層一層堆棧,這也就是為何會(huì)將 IC 制造比擬成蓋房子。

▲ IC 芯片的 3D 剖面圖。(Source:Wikipedia)

從上圖中 IC 芯片的 3D 剖面圖來看,底部深藍(lán)色的部分就是上一篇介紹的晶圓,從這張圖可以更明確的知道,晶圓基板在芯片中扮演的角色是何等重要。至于紅色以及土黃色的部分,則是于 IC 制作時(shí)要完成的地方。

首先,在這里可以將紅色的部分比擬成高樓中的一樓大廳。一樓大廳,是一棟房子的門戶,出入都由這里,在掌握交通下通常會(huì)有較多的機(jī)能性。因此,和其他樓層相比,在興建時(shí)會(huì)比較復(fù)雜,需要較多的步驟。在 IC 電路中,這個(gè)大廳就是邏輯閘層,它是整顆 IC 中最重要的部分,藉由將多種邏輯閘組合在一起,完成功能齊全的 IC 芯片。

黃色的部分,則像是一般的樓層。和一樓相比,不會(huì)有太復(fù)雜的構(gòu)造,而且每層樓在興建時(shí)也不會(huì)有太多變化。這一層的目的,是將紅色部分的邏輯閘相連在一起。之所以需要這么多層,是因?yàn)橛刑嗑€路要連結(jié)在一起,在單層無法容納所有的線路下,就要多迭幾層來達(dá)成這個(gè)目標(biāo)了。在這之中,不同層的線路會(huì)上下相連以滿足接線的需求。

分層施工逐層架構(gòu)

知道IC的構(gòu)造后,接下來要介紹該如何制作。試想一下,如果要以油漆噴罐做精細(xì)作圖時(shí),我們需先割出圖形的遮蓋板,蓋在紙上。接著再將油漆均勻地噴在紙上,待油漆干后,再將遮板拿開。不斷的重復(fù)這個(gè)步驟后,便可完成整齊且復(fù)雜的圖形。制造IC就是以類似的方式,藉由遮蓋的方式一層一層的堆棧起來。

納米工藝、硅晶圓、知識(shí)總結(jié)

制作IC時(shí),可以簡(jiǎn)單分成以上4種步驟。雖然實(shí)際制造時(shí),制造的步驟會(huì)有差異,使用的材料也有所不同,但是大體上皆采用類似的原理。這個(gè)流程和油漆作畫有些許不同,IC制造是先涂料再加做遮蓋,油漆作畫則是先遮蓋再作畫。以下將介紹各流程。

1.金屬濺鍍:將欲使用的金屬材料均勻?yàn)⒃诰A片上,形成一薄膜。

2.涂布光阻:先將光阻材料放在晶圓片上,透過光罩(光罩原理留待下次說明),將光束打在不要的部分上,破壞光阻材料結(jié)構(gòu)。接著,再以化學(xué)藥劑將被破壞的材料洗去。

3.蝕刻技術(shù):將沒有受光阻保護(hù)的硅晶圓,以離子束蝕刻。

4.光阻去除:使用去光阻液皆剩下的光阻溶解掉,如此便完成一次流程。

最后便會(huì)在一整片晶圓上完成很多 IC 芯片,接下來只要將完成的方形 IC 芯片剪下,便可送到封裝廠做封裝,至于封裝廠是什么東西?就要待之后再做說明啰。

▲ 各種尺寸晶圓的比較。(Source:Wikipedia)

【半導(dǎo)體科普】IC 功能的關(guān)鍵,復(fù)雜繁瑣的芯片設(shè)計(jì)流程▼

在前面已經(jīng)介紹過芯片制造的過程就如同用樂高蓋房子一樣,先有晶圓作為地基,再層層往上迭的芯片制造流程后,就可產(chǎn)出必要的 IC 芯片。然而,沒有設(shè)計(jì)圖,擁有再強(qiáng)制造能力都沒有用,因此,建筑師的角色相當(dāng)重要。但是 IC 設(shè)計(jì)中的建筑師究竟是誰呢?接下來要針對(duì) IC 設(shè)計(jì)做介紹。

在 IC 生產(chǎn)流程中,IC 多由專業(yè) IC 設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì),像是聯(lián)發(fā)科、高通、Intel 等知名大廠,都自行設(shè)計(jì)各自的 IC 芯片,提供不同規(guī)格、效能的芯片給下游廠商選擇。因?yàn)?IC 是由各廠自行設(shè)計(jì),所以 IC 設(shè)計(jì)十分仰賴工程師的技術(shù),工程師的素質(zhì)影響著一間企業(yè)的價(jià)值。然而,工程師們?cè)谠O(shè)計(jì)一顆 IC 芯片時(shí),究竟有那些步驟?設(shè)計(jì)流程可以簡(jiǎn)單分成如下

設(shè)計(jì)第一步,訂定目標(biāo)

IC設(shè)計(jì)中,最重要的步驟就是規(guī)格制定。這個(gè)步驟就像是在設(shè)計(jì)建筑前,先決定要幾間房間、浴室,有什么建筑法規(guī)需要遵守,在確定好所有的功能之后在進(jìn)行設(shè)計(jì),這樣才不用再花額外的時(shí)間進(jìn)行后續(xù)修改。IC 設(shè)計(jì)也需要經(jīng)過類似的步驟,才能確保設(shè)計(jì)出來的芯片不會(huì)有任何差錯(cuò)。

規(guī)格制定的第一步便是確定 IC 的目的、效能為何,對(duì)大方向做設(shè)定。接著是察看有哪些協(xié)議要符合,像無線網(wǎng)卡的芯片就需要符合 IEEE 802.11 等規(guī)范,不然,這芯片將無法和市面上的產(chǎn)品兼容,使它無法和其他設(shè)備聯(lián)機(jī)。最后則是確立這顆 IC 的實(shí)作方法,將不同功能分配成不同的單元,并確立不同單元間鏈接的方法,如此便完成規(guī)格的制定。

設(shè)計(jì)完規(guī)格后,接著就是設(shè)計(jì)芯片的細(xì)節(jié)了。這個(gè)步驟就像初步記下建筑的規(guī)畫,將整體輪廓描繪出來,方便后續(xù)制圖。在 IC 芯片中,便是使用硬件描述語言(HDL)將電路描寫出來。常使用的 HDL 有 Verilog、VHDL 等,藉由程序代碼便可輕易地將一顆 IC 地菜單達(dá)出來。接著就是檢查程序功能的正確性并持續(xù)修改,直到它滿足期望的功能為止。

▲ 32 bits 加法器的 Verilog 范例。

有了計(jì)算機(jī),事情都變得容易

有了完整規(guī)畫后,接下來便是畫出平面的設(shè)計(jì)藍(lán)圖。在 IC 設(shè)計(jì)中,邏輯合成這個(gè)步驟便是將確定無誤的 HDL code,放入電子設(shè)計(jì)自動(dòng)化工具(EDA tool),讓計(jì)算機(jī)將 HDL code 轉(zhuǎn)換成邏輯電路,產(chǎn)生如下的電路圖。之后,反復(fù)的確定此邏輯閘設(shè)計(jì)圖是否符合規(guī)格并修改,直到功能正確為止。

納米工藝、硅晶圓、知識(shí)總結(jié)

▲ 控制單元合成后的結(jié)果。

最后,將合成完的程序代碼再放入另一套 EDA tool,進(jìn)行電路布局與繞線(Place And Route)。在經(jīng)過不斷的檢測(cè)后,便會(huì)形成如下的電路圖。圖中可以看到藍(lán)、紅、綠、黃等不同顏色,每種不同的顏色就代表著一張光罩。至于光罩究竟要如何運(yùn)用呢?

▲ 常用的演算芯片- FFT 芯片,完成電路布局與繞線的結(jié)果。

層層光罩

迭起一顆芯片

首先,目前已經(jīng)知道一顆IC會(huì)產(chǎn)生多張的光罩,這些光罩有上下層的分別,每層有各自的任務(wù)。下圖為簡(jiǎn)單的光罩例子,以集成電路中最基本的組件 CMOS 為范例,CMOS 全名為互補(bǔ)式金屬氧化物半導(dǎo)體(Complementary metal–oxide–semiconductor),也就是將 NMOS 和 PMOS 兩者做結(jié)合,形成 CMOS。至于什么是金屬氧化物半導(dǎo)體(MOS)?這種在芯片中廣泛使用的組件比較難說明,一般讀者也較難弄清,在這里就不多加細(xì)究。

下圖中,左邊就是經(jīng)過電路布局與繞線后形成的電路圖,在前面已經(jīng)知道每種顏色便代表一張光罩。右邊則是將每張光罩?jǐn)傞_的樣子。制作是,便由底層開始,依循上一篇 IC 芯片的制造中所提的方法,逐層制作,最后便會(huì)產(chǎn)生期望的芯片了。

至此,對(duì)于IC設(shè)計(jì)應(yīng)該有初步的了解,整體看來就很清楚IC設(shè)計(jì)是一門非常復(fù)雜的專業(yè),也多虧了計(jì)算機(jī)輔助軟件的成熟,讓IC設(shè)計(jì)得以加速。IC設(shè)計(jì)廠十分依賴工程師的智能,這里所述的每個(gè)步驟都有其專門的知識(shí),皆可獨(dú)立成多門專業(yè)的課程,像是撰寫硬件描述語言就不單純的只需要熟悉程序語言,還需要了解邏輯電路是如何運(yùn)作、如何將所需的算法轉(zhuǎn)換成程序、合成軟件是如何將程序轉(zhuǎn)換成邏輯閘等問題。

在了解 IC 設(shè)計(jì)師如同建筑師,晶圓代工廠是建筑營(yíng)造廠之后,接下來該暸解最終如何把芯片包裝成一般用戶所熟知的外觀,也就是「封裝」。下面將介紹 IC 封裝是什么以及幾個(gè)重要的技術(shù)。

【半導(dǎo)體科普】封裝,IC 芯片的最終防護(hù)與統(tǒng)整▼

經(jīng)過漫長(zhǎng)的流程,從設(shè)計(jì)到制造,終于獲得一顆 IC 芯片了。然而一顆芯片相當(dāng)小且薄,如果不在外施加保護(hù),會(huì)被輕易的刮傷損壞。此外,因?yàn)樾酒某叽缥⑿?,如果不用一個(gè)較大尺寸的外殼,將不易以人工安置在電路板上。因此,本文接下來要針對(duì)封裝加以描述介紹。

目前常見的封裝有兩種,一種是電動(dòng)玩具內(nèi)常見的,黑色長(zhǎng)得像蜈蚣的 DIP 封裝,另一為購買盒裝 CPU 時(shí)常見的 BGA 封裝。至于其他的封裝法,還有早期 CPU 使用的 PGA(Pin Grid Array;Pin Grid Array)或是 DIP 的改良版 QFP(塑料方形扁平封裝)等。因?yàn)橛刑喾N封裝法,以下將對(duì) DIP 以及 BGA 封裝做介紹。

傳統(tǒng)封裝

歷久不衰

首先要介紹的是雙排直立式封裝(Dual Inline Package;DIP),從下圖可以看到采用此封裝的 IC 芯片在雙排接腳下,看起來會(huì)像條黑色蜈蚣,讓人印象深刻,此封裝法為最早采用的 IC 封裝技術(shù),具有成本低廉的優(yōu)勢(shì),適合小型且不需接太多線的芯片。但是,因?yàn)榇蠖嗖捎玫氖撬芰希嵝Ч^差,無法滿足現(xiàn)行高速芯片的要求。因此,使用此封裝的,大多是歷久不衰的芯片,如下圖中的 OP741,或是對(duì)運(yùn)作速度沒那么要求且芯片較小、接孔較少的 IC 芯片。

▲ 左圖的 IC 芯片為 OP741,是常見的電壓放大器。右圖為它的剖面圖,這個(gè)封裝是以金線將芯片接到金屬接腳(Leadframe)。(Source :左圖Wikipedia、右圖Wikipedia)

至于球格數(shù)組(Ball Grid Array,BGA)封裝,和 DIP 相比封裝體積較小,可輕易的放入體積較小的裝置中。此外,因?yàn)榻幽_位在芯片下方,和 DIP 相比,可容納更多的金屬接腳,

相當(dāng)適合需要較多接點(diǎn)的芯片。然而,采用這種封裝法成本較高且連接的方法較復(fù)雜,因此大多用在高單價(jià)的產(chǎn)品上。

▲ 左圖為采用 BGA 封裝的芯片,主流的 X86 CPU 大多使用這種封裝法。右圖為使用覆晶封裝的 BGA 示意圖。(Source:左圖Wikipedia)

行動(dòng)裝置

興起,新技術(shù)躍上舞臺(tái)

然而,使用以上這些封裝法,會(huì)耗費(fèi)掉相當(dāng)大的體積。像現(xiàn)在的行動(dòng)裝置、穿戴裝置等,需要相當(dāng)多種組件,如果各個(gè)組件都獨(dú)立封裝,組合起來將耗費(fèi)非常大的空間,因此目前有兩種方法,可滿足縮小體積的要求,分別為SoC(System On Chip)以及 SiP(System In Packet)。

在智能型手機(jī)剛興起時(shí),在各大財(cái)經(jīng)雜志上皆可發(fā)現(xiàn) SoC 這個(gè)名詞,然而SoC究竟是什么東西?簡(jiǎn)單來說,就是將原本不同功能的IC,整合在一顆芯片中。藉由這個(gè)方法,不單可以縮小體積,還可以縮小不同 IC 間的距離,提升芯片的計(jì)算速度。至于制作方法,便是在 IC 設(shè)計(jì)時(shí)間時(shí),將各個(gè)不同的IC放在一起,再透過先前介紹的設(shè)計(jì)流程,制作成一張光罩。

然而,SoC并非只有優(yōu)點(diǎn),要設(shè)計(jì)一顆SoC需要相當(dāng)多的技術(shù)配合。IC芯片各自封裝時(shí),各有封裝外部保護(hù),且IC與IC間的距離較遠(yuǎn),比較不會(huì)發(fā)生交互干擾的情形。但是,當(dāng)將所有IC都包裝在一起時(shí),就是噩夢(mèng)的開始。IC設(shè)計(jì)廠要從原先的單純?cè)O(shè)計(jì)IC,變成了解并整合各個(gè)功能的IC,增加工程師的工作量。此外,也會(huì)遇到很多的狀況,像是通訊芯片的高頻訊號(hào)可能會(huì)影響其他功能的IC等情形。

此外,SoC 還需要獲得其他廠商的 IP(intellectual property)授權(quán),才能將別人設(shè)計(jì)好的組件放到 SoC 中。因?yàn)橹谱?SoC 需要獲得整顆 IC 的設(shè)計(jì)細(xì)節(jié),才能做成完整的光罩,這同時(shí)也增加了 SoC 的設(shè)計(jì)成本?;蛟S會(huì)有人質(zhì)疑何不自己設(shè)計(jì)一顆就好了呢?因?yàn)樵O(shè)計(jì)各種 IC 需要大量和該 IC 相關(guān)的知識(shí),只有像 Apple 這樣多金的企業(yè),才有預(yù)算能從各知名企業(yè)挖角頂尖工程師,以設(shè)計(jì)一顆全新的 IC,透過合作授權(quán)還是比自行研發(fā)劃算多了。

折衷方案

SiP現(xiàn)身

作為替代方案,SiP躍上整合芯片的舞臺(tái)。和SoC不同,它是購買各家的IC,在最后一次封裝這些 IC,如此便少了IP授權(quán)這一步,大幅減少設(shè)計(jì)成本。此外,因?yàn)樗鼈兪歉髯元?dú)立的IC,彼此的干擾程度大幅下降。

▲ Apple Watch采用SiP技術(shù)將整個(gè)計(jì)算機(jī)架構(gòu)封裝成一顆芯片,不單滿足期望的效能還縮小體積,讓手表有更多的空間放電池。(Source:Apple官網(wǎng))

采用 SiP 技術(shù)的產(chǎn)品,最著名的非Apple Watch 莫屬。因?yàn)?Watch 的內(nèi)部空間太小,它無法采用傳統(tǒng)的技術(shù),SoC的設(shè)計(jì)成本又太高,SiP成了首要之選。藉由SiP技術(shù),不單可縮小體積,還可拉近各個(gè) IC 間的距離,成為可行的折衷方案。下圖便是Apple Watch芯片的結(jié)構(gòu)圖,可以看到相當(dāng)多的IC包含在其中。

▲ Apple Watch 中采用 SiP 封裝的 S1 芯片內(nèi)部配置圖。(Source:chipworks)

完成封裝后,便要進(jìn)入測(cè)試的階段,在這個(gè)階段便要確認(rèn)封裝完的IC是否有正常的運(yùn)作,正確無誤之后便可出貨給組裝廠,做成我們所見的電子產(chǎn)品。至此,半導(dǎo)體產(chǎn)業(yè)便完成了整個(gè)生產(chǎn)的任務(wù)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    335

    文章

    28865

    瀏覽量

    237146
  • 三星電子
    +關(guān)注

    關(guān)注

    34

    文章

    15888

    瀏覽量

    182329
  • 臺(tái)積電
    +關(guān)注

    關(guān)注

    44

    文章

    5751

    瀏覽量

    169684

原文標(biāo)題:精華 | 半導(dǎo)體人必看!納米工藝、硅晶圓、IC核心知識(shí)

文章出處:【微信號(hào):wc_ysj,微信公眾號(hào):旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    提供半導(dǎo)體工藝可靠性測(cè)試-WLR可靠性測(cè)試

    隨著半導(dǎo)體工藝復(fù)雜度提升,可靠性要求與測(cè)試成本及時(shí)間之間的矛盾日益凸顯。級(jí)可靠性(Wafer Level Reliability, WLR)技術(shù)通過直接在未封裝
    發(fā)表于 05-07 20:34

    制備工藝與清洗工藝介紹

    制備是材料科學(xué)、熱力學(xué)與精密控制的綜合體現(xiàn),每一環(huán)節(jié)均凝聚著工程技術(shù)的極致追求。而清洗本質(zhì)是半導(dǎo)體工業(yè)與污染物持續(xù)博弈的縮影,每一次工藝
    的頭像 發(fā)表于 05-07 15:12 ?1162次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>制備<b class='flag-5'>工藝</b>與清洗<b class='flag-5'>工藝</b>介紹

    深入探索:級(jí)封裝Bump工藝的關(guān)鍵點(diǎn)

    隨著半導(dǎo)體技術(shù)的飛速發(fā)展,級(jí)封裝(WLP)作為先進(jìn)封裝技術(shù)的重要組成部分,正逐漸成為集成電路封裝的主流趨勢(shì)。在級(jí)封裝過程中,Bump工藝
    的頭像 發(fā)表于 03-04 10:52 ?2057次閱讀
    深入探索:<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)封裝Bump<b class='flag-5'>工藝</b>的關(guān)鍵點(diǎn)

    的標(biāo)準(zhǔn)清洗工藝流程

    硅片,作為制造半導(dǎo)體電路的基礎(chǔ),源自高純度的材料。這一過程中,多晶被熔融并摻入特定的晶體種子,隨后緩緩拉制成圓柱狀的單晶棒。經(jīng)過精
    的頭像 發(fā)表于 03-01 14:34 ?581次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>的標(biāo)準(zhǔn)清洗<b class='flag-5'>工藝</b>流程

    日本Sumco宮崎工廠計(jì)劃停產(chǎn)

    日本制造商Sumco宣布,將在2026年底前停止宮崎工廠的生產(chǎn)。 Sumco報(bào)告稱,
    的頭像 發(fā)表于 02-20 16:36 ?447次閱讀

    詳解的劃片工藝流程

    在半導(dǎo)體制造的復(fù)雜流程中,歷經(jīng)前道工序完成芯片制備后,劃片工藝成為將芯片從上分離的關(guān)鍵環(huán)節(jié),為后續(xù)封裝奠定基礎(chǔ)。由于不同厚度的
    的頭像 發(fā)表于 02-07 09:41 ?1543次閱讀
    詳解<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的劃片<b class='flag-5'>工藝</b>流程

    【「大話芯片制造」閱讀體驗(yàn)】+ 芯片制造過程和生產(chǎn)工藝

    蓋樓一樣,層層堆疊。 總結(jié)一下,芯片制造的主要過程包括加工、氧化、光刻、刻蝕、薄膜沉積、互連、測(cè)試和封裝。 ,作為單晶柱體切割而成的
    發(fā)表于 12-30 18:15

    超薄的發(fā)展歷程與未來展望!

    是半導(dǎo)體制造中的基礎(chǔ)材料,主要用于生產(chǎn)各種電子元件,如晶體管、二極管和集成電路。它是通過將高純度的熔化后冷卻成單晶體結(jié)構(gòu),然后切割成薄片而制成的。
    的頭像 發(fā)表于 12-26 11:05 ?857次閱讀
    超薄<b class='flag-5'>硅</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b>的發(fā)展歷程與未來展望!

    半導(dǎo)體制造工藝流程

    半導(dǎo)體制造是現(xiàn)代電子產(chǎn)業(yè)中不可或缺的一環(huán),它是整個(gè)電子行業(yè)的基礎(chǔ)。這項(xiàng)工藝的流程非常復(fù)雜,包含了很多步驟和技術(shù),下面將詳細(xì)介紹其主要的制造工藝流程。第一步:
    的頭像 發(fā)表于 12-24 14:30 ?3248次閱讀
    半導(dǎo)體<b class='flag-5'>晶</b><b class='flag-5'>圓</b>制造<b class='flag-5'>工藝</b>流程

    背面涂敷工藝對(duì)的影響

    一、概述 背面涂敷工藝是在背面涂覆一層特定的材料,以滿足封裝過程中的各種需求。這種工藝
    的頭像 發(fā)表于 12-19 09:54 ?620次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>背面涂敷<b class='flag-5'>工藝</b>對(duì)<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的影響

    為什么的?芯片是方的?

    為什么是的而不是方的?按理說,方型的Die放在圓形的Wafer里總會(huì)不可避免有空間浪費(fèi),為什么不做成方型的更節(jié)省空間。因?yàn)橹谱?b class='flag-5'>工藝決定了它是圓形的。提純過后的高純度多晶
    的頭像 發(fā)表于 12-16 17:28 ?895次閱讀
    為什么<b class='flag-5'>晶</b><b class='flag-5'>圓</b>是<b class='flag-5'>圓</b>的?芯片是方的?

    利用全息技術(shù)在內(nèi)部制造納米結(jié)構(gòu)的新方法

    本文介紹了一種利用全息技術(shù)在內(nèi)部制造納米結(jié)構(gòu)的新方法。 研究人員提出了一種在
    的頭像 發(fā)表于 11-18 11:45 ?732次閱讀

    的制備流程

    本文從硅片制備流程為切入點(diǎn),以方便了解和選擇合適的,的制備
    的頭像 發(fā)表于 10-21 15:22 ?1096次閱讀

    詳解不同級(jí)封裝的工藝流程

    (Fan-Out WLCSP)、重新分配層(RDL)封裝、倒片(Flip Chip)封裝、及通孔(TSV)封裝。此外,本文還將介紹應(yīng)用于這些級(jí)封裝的各項(xiàng)工藝,包括光刻(Photo
    的頭像 發(fā)表于 08-21 15:10 ?2958次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)封裝的<b class='flag-5'>工藝</b>流程

    碳化硅的區(qū)別是什么

    。而是傳統(tǒng)的半導(dǎo)體材料,具有成熟的制造工藝和廣泛的應(yīng)用領(lǐng)域。 制造工藝: 碳化硅
    的頭像 發(fā)表于 08-08 10:13 ?3040次閱讀