一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      Verilog HDL語言及VIVADO的應(yīng)用

      電子硬件DIY視頻 ? 來源：EE techvideo ? 2019-08-06 06:12 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      中國大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1645

        文章

        22050

        瀏覽量

        618524
      • Xilinx
        +關(guān)注

        關(guān)注

        73

        文章

        2185

        瀏覽量

        125360
      • 開發(fā)
        +關(guān)注

        關(guān)注

        0

        文章

        373

        瀏覽量

        41520
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點推薦

        數(shù)字設(shè)計FPGA應(yīng)用：VGA顯示的基本原理分析

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-05 07:09 ?2687次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：VGA顯示的基本原理分析

        數(shù)字設(shè)計FPGA應(yīng)用：時序邏輯電路FPGA的實現(xiàn)

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-05 07:08 ?3232次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：時序邏輯電路FPGA的實現(xiàn)

        數(shù)字設(shè)計FPGA應(yīng)用:74x163回顧

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-05 07:07 ?3815次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用:74x163回顧

        數(shù)字設(shè)計FPGA應(yīng)用：硬件描述語言與VIVADO

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-05 07:06 ?2656次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：硬件描述<b class='flag-5'>語言</b>與<b class='flag-5'>VIVADO</b>

        數(shù)字設(shè)計FPGA應(yīng)用：FPGA的基本實踐

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-05 07:05 ?3430次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：FPGA的基本實踐

        數(shù)字設(shè)計FPGA應(yīng)用：7系列FPGA及7a35tftg256-1特性

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-05 07:04 ?5871次閱讀

        數(shù)字設(shè)計FPGA應(yīng)用：按鍵掃描設(shè)計

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-05 07:03 ?1867次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：按鍵掃描設(shè)計

        數(shù)字設(shè)計FPGA應(yīng)用：矩陣式按鍵的設(shè)計

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-05 07:02 ?1919次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：矩陣式按鍵的設(shè)計

        數(shù)字設(shè)計FPGA應(yīng)用：LED流水燈的程序編寫

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-05 07:01 ?2219次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：LED流水燈的程序編寫

        數(shù)字設(shè)計FPGA應(yīng)用：實現(xiàn)LED小燈功能

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-04 07:01 ?2470次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：實現(xiàn)LED小燈功能

        數(shù)字設(shè)計FPGA應(yīng)用：循環(huán)語句for

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-03 07:08 ?3286次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：循環(huán)語句for

        數(shù)字設(shè)計FPGA應(yīng)用：FPGA的基本邏輯結(jié)構(gòu)

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-03 07:04 ?2749次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：FPGA的基本邏輯結(jié)構(gòu)

        數(shù)字設(shè)計FPGA應(yīng)用：移位運算符

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-03 07:03 ?3530次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：移位運算符

        數(shù)字設(shè)計FPGA應(yīng)用：case語句

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-03 07:02 ?5630次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：case語句

        數(shù)字設(shè)計FPGA應(yīng)用：Verilog HDL語言基本結(jié)構(gòu)

        本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始
        的頭像 發(fā)表于 12-02 07:10 ?3444次閱讀
        數(shù)字設(shè)計FPGA應(yīng)用：<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b><b class='flag-5'>語言</b>基本結(jié)構(gòu)