一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      正點(diǎn)原子開拓者FPGA視頻:Quartus II軟件的使用

      電子硬件DIY視頻 ? 來源：電子硬件DIY視頻 ? 2019-09-19 07:07 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      Quartus II 是Altera公司的綜合性CPLD/FPGA開發(fā)軟件，原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。

      Quartus II可以在Windows、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報(bào)投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1645

        文章

        22035

        瀏覽量

        618062
      • cpld
        +關(guān)注

        關(guān)注

        32

        文章

        1257

        瀏覽量

        171460
      • quartus
        +關(guān)注

        關(guān)注

        17

        文章

        172

        瀏覽量

        75411
      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關(guān)推薦
        熱點(diǎn)推薦

        【正點(diǎn)原子FPGA連載】第十二章 動(dòng)態(tài)數(shù)碼管顯示實(shí)驗(yàn)

        `1）實(shí)驗(yàn)平臺：正點(diǎn)原子開拓者FPGA開發(fā)板2）平臺購買地址：https://item.taobao.com/item.htm?id=5797492098202）全套實(shí)驗(yàn)源碼+手冊+
        發(fā)表于 06-15 22:54

        分享正點(diǎn)原子FPGA開發(fā)板全套資料

        本帖最后由 100dongdong 于 2020-5-16 23:48 編輯 正點(diǎn)原子FPGA開拓者開發(fā)板，Intel（Altera） FPG
        發(fā)表于 05-16 23:35

        正點(diǎn)原子開拓者FPGA開發(fā)板資料連載第二十一章 VGA圖片顯示實(shí)驗(yàn)

        1）實(shí)驗(yàn)平臺：正點(diǎn)原子開拓者FPGA 開發(fā)板2）摘自《開拓者FPGA開發(fā)指南》關(guān)注官方微信號公眾
        發(fā)表于 08-05 11:12

        正點(diǎn)原子開拓者FPGA開發(fā)板資料連載第四十三章 以太網(wǎng)通信實(shí)驗(yàn)（2）

        1）實(shí)驗(yàn)平臺：正點(diǎn)原子開拓者FPGA 開發(fā)板2）摘自《開拓者FPGA開發(fā)指南》關(guān)注官方微信號公眾
        發(fā)表于 08-24 16:41

        正點(diǎn)開拓者FPGA開發(fā)板使用問題

        求問各位大佬，剛剛?cè)腴T正點(diǎn)開拓者FPGA開發(fā)板，用板載pcf8591采集信號發(fā)生器單一頻率正弦波，再用ip核做fft，結(jié)果和matlab上fft不一樣，請問是怎么回事呢？
        發(fā)表于 01-04 09:34

        正點(diǎn)原子開拓者FPGA Qsys視頻：uC/GUI圖片/數(shù)字顯示實(shí)驗(yàn)

        該課程是正點(diǎn)原子團(tuán)隊(duì)編寫，詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
        的頭像 發(fā)表于 09-18 07:04 ?2211次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> Qsys<b class='flag-5'>視頻</b>：uC/GUI圖片/數(shù)字顯示實(shí)驗(yàn)

        正點(diǎn)原子開拓者FPGA開發(fā)板配套視頻：FPGA是什么

        正點(diǎn)原子開拓者FPGA開發(fā)板配套視頻
        的頭像 發(fā)表于 09-04 06:02 ?2564次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b>開發(fā)板配套<b class='flag-5'>視頻</b>：<b class='flag-5'>FPGA</b>是什么

        正點(diǎn)原子開拓者FPGA開發(fā)板配套視頻（1）

        正點(diǎn)原子開拓者FPGA開發(fā)板配套視頻
        的頭像 發(fā)表于 09-04 06:00 ?2363次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b>開發(fā)板配套<b class='flag-5'>視頻</b>（1）

        正點(diǎn)原子開拓者FPGA視頻:Modelsim軟件的使用

        、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護(hù)IP核，個(gè)性化的圖形界面和用戶接口，為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段，是FPGA/ASIC設(shè)計(jì)的首選仿真軟件。
        的頭像 發(fā)表于 09-19 07:09 ?3064次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b><b class='flag-5'>視頻</b>:Modelsim<b class='flag-5'>軟件</b>的使用

        正點(diǎn)原子開拓者FPGA視頻:SignalTap II軟件的使用

        SignalTap II全稱SignalTap II Logic Analyzer是第二代系統(tǒng)級調(diào)試工具，可以捕獲和顯示實(shí)時(shí)信號，觀察在系統(tǒng)設(shè)計(jì)中的硬件和軟件之間的互相作用。Quartus
        的頭像 發(fā)表于 09-18 07:10 ?2024次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b><b class='flag-5'>視頻</b>:SignalTap <b class='flag-5'>II</b><b class='flag-5'>軟件</b>的使用

        正點(diǎn)原子開拓者FPGA Qsys視頻：uCOS II任務(wù)管理與時(shí)間管理（2）

        該課程是正點(diǎn)原子團(tuán)隊(duì)編寫，詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
        的頭像 發(fā)表于 09-17 07:10 ?1714次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> Qsys<b class='flag-5'>視頻</b>：uCOS <b class='flag-5'>II</b>任務(wù)管理與時(shí)間管理（2）

        正點(diǎn)原子開拓者FPGA Qsys視頻：自定義IP核之?dāng)?shù)碼管(2)

        該課程是正點(diǎn)原子團(tuán)隊(duì)編寫，詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
        的頭像 發(fā)表于 09-16 07:07 ?3129次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> Qsys<b class='flag-5'>視頻</b>：自定義IP核之?dāng)?shù)碼管(2)

        正點(diǎn)原子開拓者FPGA Qsys視頻：PIO按鍵控制LED

        該課程是正點(diǎn)原子團(tuán)隊(duì)編寫，詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
        的頭像 發(fā)表于 09-16 07:06 ?3133次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> Qsys<b class='flag-5'>視頻</b>：PIO按鍵控制LED

        正點(diǎn)原子開拓者FPGA Qsys視頻：PIO IRQ

        該課程是正點(diǎn)原子團(tuán)隊(duì)編寫，詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
        的頭像 發(fā)表于 09-16 07:04 ?1857次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> Qsys<b class='flag-5'>視頻</b>：PIO IRQ

        正點(diǎn)原子開拓者FPGA Qsys視頻:Hello World

        該課程是正點(diǎn)原子團(tuán)隊(duì)編寫，詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
        的頭像 發(fā)表于 09-12 07:09 ?4049次閱讀
        <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> Qsys<b class='flag-5'>視頻</b>:Hello World