電路所需信號可能在不同的時間到來，其原因可能是輸入數(shù)據(jù)本身產(chǎn)生的時間不同，或是電路進行了不同的操作，器件溫度和偏置電壓不同，也可能是因為電路中不同部分的制造工藝不同。采用硬件描述語言進行設(shè)計時，使用不同語言結(jié)構(gòu)，例如if或者case來表示看似相同的功能，邏輯綜合后硬件的時序很可能不同。靜態(tài)時序分析的主要目的是在上述可能的電路偏移情況存在的情況下，驗證所有信號能夠準時到達，并保證電路的正常功能。