一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      電子硬件DIY視頻

      文章：613 被閱讀：189.8w 粉絲數(shù)：138 關(guān)注數(shù)：1 點贊數(shù)：15

      電子硬件DIY視頻

      廣告

      數(shù)字設(shè)計FPGA應(yīng)用：case語句

      本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Ver....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-03 07:02 ?5636次閱讀
      數(shù)字設(shè)計FPGA應(yīng)用：case語句

      數(shù)字設(shè)計FPGA應(yīng)用：FPGA概述

      中國大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-03 07:00 ?2602次閱讀
      數(shù)字設(shè)計FPGA應(yīng)用：FPGA概述

      數(shù)字設(shè)計FPGA應(yīng)用：Verilog HDL語言基本結(jié)構(gòu)

      本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Ver....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:10 ?3449次閱讀
      數(shù)字設(shè)計FPGA應(yīng)用：Verilog HDL語言基本結(jié)構(gòu)

      數(shù)字設(shè)計FPGA應(yīng)用：7系列FPGA IOB

      本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Ver....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:09 ?4217次閱讀
      數(shù)字設(shè)計FPGA應(yīng)用：7系列FPGA IOB

      數(shù)字設(shè)計FPGA應(yīng)用：FPGA串口（A、B）電路設(shè)計

      中國大學(xué)MOOC 本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:08 ?2619次閱讀
      數(shù)字設(shè)計FPGA應(yīng)用：FPGA串口（A、B）電路設(shè)計

      FPGA之FPGA時序原理

      FPGA的工作頻率由FPGA芯片以及設(shè)計決定，可以通過修改設(shè)計或者更換更快的芯片來達到某些苛刻的要求....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:07 ?2785次閱讀
      FPGA之FPGA時序原理

      D觸發(fā)器：結(jié)構(gòu)及時序介紹

      D觸發(fā)器是一個具有記憶功能的，具有兩個穩(wěn)定狀態(tài)的信息存儲器件，是構(gòu)成多種時序電路的最基本邏輯單元，也....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:06 ?7384次閱讀
      D觸發(fā)器：結(jié)構(gòu)及時序介紹

      時序邏輯：FPGA/ASIC電路結(jié)構(gòu)

      FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括可配置邏輯....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:05 ?2046次閱讀
      時序邏輯：FPGA/ASIC電路結(jié)構(gòu)

      FPGA之入門大串講

      從芯片器件的角度講，F(xiàn)PGA 本身構(gòu)成 了半定制電路中的典型集成電路，其中含有數(shù)字管理模塊、內(nèi)嵌式單....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:04 ?1416次閱讀
      FPGA之入門大串講

      FPGA之異步練習(xí)2：設(shè)計思路

      異步雙方不需要共同的時鐘，也就是接收方不知道發(fā)送方什么時候發(fā)送，所以在發(fā)送的信息中就要有提示接收方開....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:03 ?1602次閱讀
      FPGA之異步練習(xí)2：設(shè)計思路

      FPGA之FIFO練習(xí)1：設(shè)計思路

      FIFO隊列具有處理簡單，開銷小的優(yōu)點。但FIFO不區(qū)分報文類型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對時間敏....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:02 ?1861次閱讀
      FPGA之FIFO練習(xí)1：設(shè)計思路

      用代碼實現(xiàn)數(shù)字時鐘功能及進行modelsim仿真

      ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VH....
      的頭像 電子硬件DIY視頻 發(fā)表于 12-02 07:01 ?5685次閱讀
      用代碼實現(xiàn)數(shù)字時鐘功能及進行modelsim仿真

      FPGA之FIFO練習(xí)

      FIFO隊列具有處理簡單，開銷小的優(yōu)點。但FIFO不區(qū)分報文類型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對時間敏....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:10 ?2020次閱讀

      FPGA之三態(tài)門

      三態(tài)電路可提供三種不同的輸出值：邏輯“0”，邏輯“1”和高阻態(tài)。高阻態(tài)主要用來將邏輯門同系統(tǒng)的其他部....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:09 ?4893次閱讀

      FPGA之FIFO練習(xí)3：設(shè)計思路

      根據(jù)FIFO工作的時鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:08 ?2095次閱讀

      FPGA之異步練習(xí)2：接口時序參數(shù)

      異步時序電路是指電路中除以使用帶時鐘的觸發(fā)器外,還可以使用不帶時鐘的觸發(fā)器和延遲元件作為存儲元件;電....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:07 ?1512次閱讀

      FPGA之流水線練習(xí)5：設(shè)計思路

      流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由5—6個不同功能的電路單元組成一條指令處理流....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:06 ?2894次閱讀

      FPGA之流水線練習(xí)（2）：設(shè)計思路

      流水線安裝時工作地的排列要符合工藝路線，當(dāng)工序具有兩個以上工作地時，要考慮同一工序工作地的排列方法。....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:05 ?1862次閱讀

      FPGA之FIFO的原理概述

      FIFO隊列不對報文進行分類，當(dāng)報文進入接口的速度大于接口能發(fā)送的速度時，F(xiàn)IFO按報文到達接口的先....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:04 ?4910次閱讀

      CPU與FPGA通過異步接口信號實現(xiàn)通信

      FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時鐘管理模塊，嵌入式塊RAM，布線資源....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:03 ?3006次閱讀

      FPGA之流水線練習(xí)5：實現(xiàn)4輸入的乘法運算

      流水線工作方式可節(jié)約工廠生產(chǎn)成本，可一定程度上節(jié)約生產(chǎn)工人數(shù)量，實現(xiàn)一定程度的自動化生產(chǎn)，前期投入不....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:02 ?1906次閱讀

      FPGA之流水線練習(xí)4：實現(xiàn)4輸入的乘法運算

      流水線是人和機器的有效組合，最充分體現(xiàn)設(shè)備的靈活性，它將輸送系統(tǒng)、隨行夾具和在線專機、檢測設(shè)備有機的....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-29 07:01 ?2351次閱讀

      實現(xiàn)包文對比模塊的設(shè)計練習(xí)

      FIFO是隊列機制中最簡單的，每個接口上都存在FIFO隊列，表面上看FIFO隊列并沒有提供什么QoS....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-28 07:10 ?2059次閱讀

      調(diào)用timequest工具對工程時序進行分析

      TimeQuest Timing Analyzer是一個功能強大的，ASIC-style的時序分析工....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-28 07:09 ?2220次閱讀

      FIFO的電路設(shè)計與仿真驗證

      在計算機中，先入先出隊列是一種傳統(tǒng)的按序執(zhí)行方法，先進入的指令先完成并引退，跟著才執(zhí)行第二條指令（指....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-28 07:08 ?2026次閱讀

      FPGA之流水線練習(xí)（3）：設(shè)計思路

      流水線的平面設(shè)計應(yīng)當(dāng)保證零件的運輸路線最短，生產(chǎn)工人操作方便，輔助服務(wù)部門工作便利，最有效地利用生產(chǎn)....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-28 07:07 ?2611次閱讀

      如何實現(xiàn)一個四輸入乘法器的設(shè)計

      乘法器（multiplier）是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。它可以將兩個二進制....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-28 07:06 ?3688次閱讀

      改變流水線練習(xí)1的電路結(jié)構(gòu)

      流水線在工業(yè)生產(chǎn)中扮演著重要的角色，優(yōu)化流水線直接關(guān)系著產(chǎn)品的質(zhì)量和生產(chǎn)的效率，因此成為企業(yè)不得不關(guān)....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-28 07:05 ?2515次閱讀

      FPGA之為什么要進行流水線的設(shè)計

      流水線又稱為裝配線,一種工業(yè)上的生產(chǎn)方式，指每一個生產(chǎn)單位只專注處理某一個片段的工作。以提高工作效率....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-28 07:04 ?3902次閱讀

      FPGA時序：用quartus分析時序

      Altera Quartus II 作為一種可編程邏輯的設(shè)計環(huán)境, 由于其強大的設(shè)計能力和直觀易用的....
      的頭像 電子硬件DIY視頻 發(fā)表于 11-28 07:03 ?3992次閱讀