深入淺出玩轉(zhuǎn)FPGA視頻:基于SDRAM讀寫的串口調(diào)試實驗
SDRAM是多Bank結(jié)構(gòu),例如在一個具有兩個Bank的SDRAM的模組中,其中一個Bank在進行預....


深入淺出玩轉(zhuǎn)FPGA視頻:基于FIFO的串口發(fā)送機設計
FIFO存儲器是一個先入先出的雙口緩沖器,即第一個進入其內(nèi)的數(shù)據(jù)第一個被移出,其中一個是存儲器的輸入....


深入淺出玩轉(zhuǎn)FPGA視頻:基于M4K塊的移位寄存器配置仿真實驗
移位寄存器是一種在若干相同時間脈沖下工作的以觸發(fā)器為基礎的器件,數(shù)據(jù)以并行或串行的方式輸入到該器件中....


深入淺出玩轉(zhuǎn)FPGA視頻:MAX II的UFM模塊使用實例
MAX II具有傳統(tǒng)CPLD設計的低成本特性,MAX II CPLD還進一步提高了高密度產(chǎn)品的功耗和....


深入淺出玩轉(zhuǎn)FPGA視頻:Johnson計數(shù)器實驗
計數(shù)器不僅能用于對時鐘脈沖計數(shù),還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進行數(shù)字運算等。但是....


深入淺出玩轉(zhuǎn)FPGA視頻:串口通信實驗
串行接口是一種可以將接收來自CPU的并行數(shù)據(jù)字符轉(zhuǎn)換為連續(xù)的串行數(shù)據(jù)流發(fā)送出去,同時可將接收的串行數(shù)....


深入淺出玩轉(zhuǎn)FPGA視頻:PLL配置仿真實驗
鎖相環(huán)PLL,用來統(tǒng)一整合時鐘信號,使高頻器件正常工作,如內(nèi)存的存取資料等。PLL用于振蕩器中的反饋....


深入淺出玩轉(zhuǎn)FPGA視頻:基于M4K塊配置ROM的字符數(shù)據(jù)存儲VGA顯示實驗
大多數(shù)計算機與外部顯示設備之間都是通過模擬VGA接口連接,計算機內(nèi)部以數(shù)字方式生成的顯示圖像信息,被....

