光口與協(xié)議的區(qū)別
01光口與協(xié)議的區(qū)別? 前段時(shí)間開始學(xué)習(xí)高速接口的時(shí)候，會(huì)經(jīng)常使用光口收發(fā)數(shù)據(jù)，不知道有沒有人在沒有....
FPGA實(shí)現(xiàn)IIC協(xié)議的設(shè)計(jì)
今天給大家?guī)淼氖荌IC通信，IIC協(xié)議應(yīng)用非常廣泛，例如與MPU6050進(jìn)行通信，配置OV5640....
異步復(fù)位異步釋放會(huì)有什么問題？FPGA異步復(fù)位為什么要同步釋放呢？
一般來說，復(fù)位信號(hào)有效后會(huì)保持比較長(zhǎng)一段時(shí)間，確保 register 被復(fù)位完成。但是復(fù)位信號(hào)釋放時(shí)....
全面了解FPGA
當(dāng)我們需要進(jìn)行計(jì)算時(shí)，通常會(huì)選擇使用基于指令的架構(gòu)，比如中央處理器（CPU）或圖形處理器（GPU），....
讀取Xilinx FPGA芯片設(shè)備標(biāo)識(shí)符的方法-DNA
每一片芯片內(nèi)部存有一個(gè)設(shè)備標(biāo)識(shí)符，xilinx把它叫做DNA，這個(gè)DNA是不可更改的，永久存在芯片里....
如何通過DLP FPGA實(shí)現(xiàn)低延時(shí)高性能的深度學(xué)習(xí)處理器設(shè)計(jì)呢？
圖像識(shí)別和分析對(duì)于產(chǎn)品創(chuàng)新至關(guān)重要，但需要高工作負(fù)載，對(duì)服務(wù)質(zhì)量要求嚴(yán)格。解決方案如GPU無法滿足低....
內(nèi)存尋址的具體設(shè)計(jì)
本文的目的不是介紹內(nèi)存尋址的具體設(shè)計(jì)，其實(shí)很多細(xì)節(jié)我也不了解，而是想通過內(nèi)存尋址的設(shè)計(jì)思想看看對(duì) F....
什么是幀緩存？在FPGA上關(guān)于DDR的幀緩存介紹
在視頻處理系統(tǒng)中，將輸入的圖像以幀為單位儲(chǔ)存到存儲(chǔ)器（DDR）中，再根據(jù)輸出時(shí)序需求，讀取圖像并輸出....
基于FPGA的平衡小車設(shè)計(jì)
電機(jī)采用的是平衡小車之家的MG310(GMR編碼器)電機(jī)。底板上有兩個(gè)TB6612芯片，可以驅(qū)動(dòng)四個(gè)....
使用FPGA實(shí)現(xiàn)一個(gè)直流有刷電機(jī)控制器
本篇文章將介紹如何使用FPGA實(shí)現(xiàn)一個(gè)直流有刷電機(jī)控制器，主要包括 速度控制 和 角度控制(好像在無....
FPGA是什么？FPGA的工作原理和應(yīng)用
你是否好奇過FPGA技術(shù)是如何影響日常使用的設(shè)備的？在當(dāng)今快節(jié)奏的技術(shù)領(lǐng)域中，F(xiàn)PGA變得越來越重要....
100G以太網(wǎng)光口的FPGA測(cè)試實(shí)例
100G光口測(cè)試采用C50測(cè)試儀和Xilinx的VCU118開發(fā)板測(cè)試，經(jīng)過測(cè)試發(fā)現(xiàn)，Xilinx自....
FPGA實(shí)現(xiàn)Cordic算法求解arctanθ
由于在項(xiàng)目中需要使用的MPU6050，進(jìn)行姿態(tài)解算，計(jì)算中設(shè)計(jì)到arctan 和 sqr(x*2 +....
怎么通過FPGA采取SD模式實(shí)現(xiàn)Micro SD卡的驅(qū)動(dòng)
在這篇文章，進(jìn)入正題，說一說怎么通過FPGA采取SD模式來實(shí)現(xiàn)Micro SD 卡的驅(qū)動(dòng)，也就是怎么....
FPGA朋友邏輯思維能力的學(xué)習(xí)
Kevin一直認(rèn)為學(xué)習(xí)FPGA的朋友的邏輯思維能力應(yīng)該是比其他人要強(qiáng)很多的。在很多求職網(wǎng)站上都可以看....
跨時(shí)鐘域電路設(shè)計(jì)：?jiǎn)挝粚捫盘?hào)如何跨時(shí)鐘域
單位寬（Single bit）信號(hào)即該信號(hào)的位寬為1，通?？刂菩盘?hào)居多。對(duì)于此類信號(hào)，如需跨時(shí)鐘域可....
fpga時(shí)序分析案例 調(diào)試FPGA經(jīng)驗(yàn)總結(jié)
今天跟大家分享的內(nèi)容很重要，也是調(diào)試FPGA經(jīng)驗(yàn)的總結(jié)。隨著FPGA對(duì)時(shí)序和性能的要求越來越高，高頻....
利用Cordic算法來進(jìn)行姿態(tài)解算
在進(jìn)行姿態(tài)解算分享之前，先分享一個(gè)踩坑經(jīng)歷。一般來說MPU6050的ID讀出為0x68，淘寶上買到的....
以太網(wǎng)網(wǎng)口與FPGA連接的常用方案
當(dāng)今，隨著互聯(lián)網(wǎng)技術(shù)的迅速發(fā)展，采用以太網(wǎng)實(shí)現(xiàn)數(shù)據(jù)采集和控制方面的應(yīng)用，成為了電子系統(tǒng)設(shè)計(jì)的熱點(diǎn)。以....
FPGA中有限狀態(tài)機(jī)的狀態(tài)編碼采用格雷碼還是獨(dú)熱碼？
有限狀態(tài)機(jī)是由寄存器組和組合邏輯構(gòu)成的硬件時(shí)序電路，其狀態(tài)（即由寄存器組的1和0的組合狀態(tài)所構(gòu)成的有....
時(shí)序分析是FPGA設(shè)計(jì)中永恒的話題
時(shí)鐘的時(shí)序特性主要分為抖動(dòng)(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Di....
FPGA設(shè)計(jì)總結(jié)十五條
Verilog作為一種HDL語(yǔ)言，對(duì)系統(tǒng)行為的建模方式是分層次的。比較重要的層次有系統(tǒng)級(jí)（syste....
基于FPGA的PCIE總線設(shè)計(jì)（上）
PCI Express 是用來互聯(lián)計(jì)算機(jī)和外圍設(shè)備的高速接口總線，是一種能夠應(yīng)用于移動(dòng)設(shè)備，臺(tái)式電腦....
你必須知道的FPGA硬件屬性
觸發(fā)器可以被配置(編程)為寄存器或鎖存器；復(fù)用器可以被配置為選擇一個(gè)到邏輯塊的輸入或 LUT 的輸出....
FPGA常見的基本設(shè)計(jì)要點(diǎn)
單元仿真要求代碼行覆蓋率、條件分支覆蓋率、表達(dá)式覆蓋率必須達(dá)到100％，這三種覆蓋率都可以通過mod....
FPGA編程技巧系列之輸入輸出偏移約束詳解
Pad-to-Setup：也被稱為OFFSET IN BEFORE約束，是用來保證外部輸入時(shí)鐘和外部....
工商網(wǎng)監(jiān)