SM320VC5416-EP 增強型產(chǎn)品定點數(shù)字信號處理器

數(shù)據(jù)： SM320VC5416-EP Fixed-Point Digital Signal Processor 數(shù)據(jù)表

描述

SM320VC5416定點數(shù)字信號處理器（DSP）（以下簡稱5416除非另有說明）基于先進的改進型哈佛架構(gòu)，有一個程序存儲器總線和三個數(shù)據(jù)存儲器總線。該處理器提供具有高度并行性的算術(shù)邏輯單元（ALU），專用硬件邏輯，片上存儲器和其他片上外設(shè)。該DSP的操作靈活性和速度的基礎(chǔ)是高度專業(yè)化的指令集。

獨立的程序和數(shù)據(jù)空間允許同時訪問程序指令和數(shù)據(jù)，提供高度的并行性。可以在單個周期中執(zhí)行兩個讀操作和一個寫操作。具有并行存儲和特定于應(yīng)用程序的指令的指令可以充分利用該架構(gòu)。此外，數(shù)據(jù)可以在數(shù)據(jù)和程序空間之間傳輸。這種并行性支持一組強大的算術(shù)，邏輯和位操作操作，這些操作都可以在一個機器周期中執(zhí)行。 5416還包括管理中斷，重復(fù)操作和函數(shù)調(diào)用的控制機制。

特性

受控基線
- 一個裝配/測試現(xiàn)場，一個制造現(xiàn)場
增強的減少制造資源（DMS）支持
增強產(chǎn)品更改通知
資格譜系
具有三個獨立的16位數(shù)據(jù)存儲器總線和一個程序存儲器總線的高級多總線架構(gòu)
40位算術(shù)邏輯單元（ALU）包括40位桶形移位器和兩個獨立的40位累加器
17-×17位并行乘法器耦合到40位專用加法器，用于非流水線單周期乘法/累加（MAC）操作
比較，選擇和存儲單元（CSSU），用于維特比算子的添加/比較選擇
指數(shù)編碼器，用于計算40位累加器值的指數(shù)值單周期
兩個地址發(fā)生器，帶有8個輔助寄存器和2個輔助寄存器算術(shù)單元（ARAU）
具有總線保持器功能的數(shù)據(jù)總線
8M×16位最大可尋址外部程序空間的擴展尋址模式
128K x 16 -Bit On-Chip RAM組成：
- 8個8K×16位片上雙路訪問程序/數(shù)據(jù)RAM塊
- 8個8K×16位的塊 - 片上單訪問程序RAM
為程序存儲器配置的16K×16位片上ROM
增強型外部并行接口（XIO2）
程序代碼的單指令重復(fù)和塊重復(fù)操作
用于更好程序和數(shù)據(jù)管理的塊存儲器移動指令
32位指令長字操作數(shù)
有兩個或三個操作數(shù)讀取的指令
并行存儲和并行加載的算術(shù)指令
條件存儲指令
快速從中斷返回
片上外設(shè)
- 軟件可編程等待狀態(tài)發(fā)生器和可編程Ba nk-Switching
- 帶外部時鐘源的片上可編程鎖相環(huán)（PLL）時鐘發(fā)生器
- 一個16位定時器
- 六通道直接內(nèi)存訪問（DMA）控制器
- 三個多通道緩沖串行端口（McBSP）
- 8/16位增強型并行主機端口接口（HPI8 /16）
具有掉電模式的IDLE1，IDLE2和IDLE3指令的功耗控制
CLKOUT關(guān)閉控制以禁用CLKOUT
片上掃描 - 基于仿真邏輯，IEEE Std 1149.1 （JTAG）邊界掃描邏輯
144-引腳球柵陣列（BGA）（GGU后綴）
144引腳扁平四方扁平封裝（LQFP）（PGE后綴）
6.25-ns單周期定點指令執(zhí)行時間（160 MIPS）
3.3-VI /O電源電壓
1.6 V核心電源電壓

所有商標均為各自所有者的財產(chǎn)。

符合JEDEC和行業(yè)標準的組件認證，確保在延長期內(nèi)可靠運行溫度范圍。這包括但不限于高加速應(yīng)力測試（HAST）或偏壓85/85，溫度循環(huán)，高壓釜或無偏HAST，電遷移，鍵合金屬間壽命和模塑化合物壽命。此類鑒定測試不應(yīng)被視為超出規(guī)定的性能和環(huán)境限制使用該組件的合理性。

IEEE標準1149.1-1990標準測試訪問端口和邊界掃描架構(gòu)。
TMS320C54x和MicroStar BGA是德州儀器公司的商標。