完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
數(shù)據(jù): DS90CR483A/484A 48-Bit LVDS Channel Link SER/DES 33-112 MHz 數(shù)據(jù)表
DS90CR483A發(fā)送器將48位CMOS /TTL數(shù)據(jù)轉(zhuǎn)換為8個LVDS(低壓差分信號)數(shù)據(jù)流。鎖相發(fā)送時鐘通過第九LVDS鏈路與數(shù)據(jù)流并行發(fā)送。發(fā)送時鐘的每個周期48比特的輸入數(shù)據(jù)被采樣和發(fā)送。 DS90CR484A接收器將LVDS數(shù)據(jù)流轉(zhuǎn)換回48位CMOS /TTL數(shù)據(jù)。在112MHz的發(fā)送時鐘頻率下,以每LVDS數(shù)據(jù)信道672Mbps的速率發(fā)送48位TTL數(shù)據(jù)。使用112MHz時鐘,數(shù)據(jù)吞吐量為5.38Gbit /s(672Mbytes /s)。
數(shù)據(jù)線的多路復(fù)用可大幅減少電纜數(shù)量。長距離并行單端總線通常需要每個有源信號接地線(并且具有非常有限的噪聲抑制能力)。因此,對于48位寬的數(shù)據(jù)和一個時鐘,最多需要98個導(dǎo)體。有了這個Channel Link芯片組,只需要19個導(dǎo)體(8個數(shù)據(jù)對,1個時鐘對和至少1個接地)。這使得電纜寬度減少了80%,從而節(jié)省了系統(tǒng)成本,減少了連接器的物理尺寸和成本,并且由于電纜尺寸較小而降低了屏蔽要求。
48個CMOS /TTL輸入可以支持各種信號組合。例如,6個8位字或5個9位(字節(jié)+奇偶校驗)和3個控制。
DS90CR483A /DS90CR484A芯片組比上一代Channel Link器件有所改進,并提供更高的帶寬支持和更長的時間有三個增強區(qū)域的電纜驅(qū)動器。為了增加帶寬,最大時鐘速率增加到112 MHz,并提供8個串行LVDS輸出。通過用戶可選擇的預(yù)加重功能增強了電纜驅(qū)動,在過渡期間提供額外的輸出電流以抵消電纜負載效應(yīng)。還提供了逐周期的可選DC平衡,以減少ISI(符號間干擾)。通過預(yù)加重和DC平衡,在電纜的接收器端提供低失真的眼圖。增加了電纜偏移校正功能,可以校對長至+/- 1 LVDS數(shù)據(jù)位時間(高達80 MHz時鐘頻率)的雙絞線偏移長電纜。這三項增強功能可以驅(qū)動長度超過5米的電纜。
芯片組是解決與寬高速TTL接口相關(guān)的EMI和電纜尺寸問題的理想方法。
有關(guān)詳細信息,請參閱此數(shù)據(jù)表的部分。
所有商標(biāo)均為其各自所有者的財產(chǎn)。
? |
---|
Protocols |
Function |
Parallel Bus Width (bits) |
Compression Ratio |
ESD (kV) |
Input Compatibility |
Output Compatibility |
Supply Voltage(s) (V) |
Data Throughput (Mbps) |
Rating |
Operating Temperature Range (C) |
Package Group |
Package Size: mm2:W x L (PKG) |
Pin/Package |
? |
DS90CR483A | DS90CR484A |
---|---|
Channel-Link I ? ? | Channel-Link I ? ? |
Serializer ? ? | Deserializer ? ? |
48 ? ? | 48 ? ? |
48 to 8 ? ? | 48 to 8 ? ? |
6 ? ? | 2 ? ? |
LVCMOS ? ? | LVDS CMOS TTL ? ? |
LVDS ? ? | LVCMOS ? ? |
3.3 ? ? | 3.3 ? ? |
5376 ? ? | 5376 ? ? |
Catalog ? ? | Catalog ? ? |
-10 to 70 ? ? | -10 to 70 ? ? |
TQFP ? ? | TQFP ? ? |
100TQFP: 256 mm2: 16 x 16(TQFP) ? ? | 100TQFP: 256 mm2: 16 x 16(TQFP) ? ? |
100TQFP ? ? | 100TQFP ? ? |