1 引言
　　利用可見光成像與紅外成像傳感器實(shí)現(xiàn)實(shí)時(shí)目標(biāo)成像跟蹤是精確制導(dǎo)武器及機(jī)載成像光電系統(tǒng)研究的核心技術(shù)。伴隨著實(shí)戰(zhàn)環(huán)境日益復(fù)雜以及偽裝、隱身等目標(biāo)特性控制技術(shù)的飛速發(fā)展，機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)的應(yīng)用也日益廣泛與深入。當(dāng)跟蹤目標(biāo)并非一般地面慢速目標(biāo)，而是其它快速運(yùn)動(dòng)目標(biāo)？如：低空導(dǎo)彈、無人駕駛飛機(jī)等？時(shí)，系統(tǒng)將要求現(xiàn)有機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)具有更高的技術(shù)性能?；诖?，為了進(jìn)一步提高現(xiàn)有機(jī)載光電跟蹤系統(tǒng)在實(shí)戰(zhàn)環(huán)境中，針對(duì)復(fù)雜場(chǎng)景下快速運(yùn)動(dòng)目標(biāo)實(shí)施實(shí)時(shí)跟蹤的魯棒性與穩(wěn)定性，筆者提出以雙DSP和FP-GA為核心來構(gòu)建主從式超高速并行處理體系的設(shè)計(jì)思想，并研究開發(fā)了基于雙DSP的新型柔性機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)。一方面，采用雙DSP體系結(jié)構(gòu)實(shí)現(xiàn)系統(tǒng)任務(wù)的并行劃分使本系統(tǒng)具備極高的運(yùn)算處理速度;另一方面，現(xiàn)場(chǎng)可編程邏輯器件FPGA的引入使系統(tǒng)的靈活性也得到極大的提高。而將兩者結(jié)合可使本系統(tǒng)充分體現(xiàn)新一代機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)更快速、更精確、更靈活的特點(diǎn)。
　　2 TMS320C6414的結(jié)構(gòu)特點(diǎn)
　　美國(guó)德州儀器公司（TI）推出的新一代數(shù)字信號(hào)處理器TMS320C6414（以下簡(jiǎn)稱C6414）的主頻為400MHz～700MHz，其數(shù)據(jù)處理能力為3200MIPS～5760MIPS。該器件的結(jié)構(gòu)框圖如圖1所示。其主要特點(diǎn)如下：
　?。?）DSP內(nèi)核采用超長(zhǎng)指令字（VLIW）體系結(jié)構(gòu)，有8個(gè)功能單元、64個(gè)32bit通用寄存器，一個(gè)時(shí)鐘周期可同時(shí)執(zhí)行8條指令，運(yùn)算能力可以達(dá)到5760MIPS;
　　（2）為了使數(shù)據(jù)能滿足超高速DSP內(nèi)核的需求，C6414采用了兩級(jí)超高速緩沖存儲(chǔ)器，即16k Byte的一級(jí)數(shù)據(jù)Cache、16k Byte的一級(jí)程序Cache和1024k Byte的數(shù)據(jù)和程序統(tǒng)一內(nèi)存。
　?。?）增加了直接處理打包數(shù)據(jù)指令，可建立無縫的數(shù)據(jù)流，以提高指令集的效率;
　　（4）每個(gè)功能單元在硬件上都增加了附加功能，從而增強(qiáng)了指令集的正交性。
　　
　　3 系統(tǒng)硬件設(shè)計(jì)
　　本光電成像跟蹤系統(tǒng)硬件平臺(tái)由六部分組成：圖像采集與預(yù)處理模塊、同步分離模塊、FPGA邏輯控制模塊、雙DSP+雙口RAM 圖像處理模塊、異步通信模塊和圖形顯示模塊。其系統(tǒng)原理框圖如2所示。從圖2可以知道：紅外探測(cè)器及可見光攝像儀輸出的模擬視頻信號(hào)經(jīng)多路信號(hào)選擇芯片導(dǎo)入之后，經(jīng)箝位、放大、濾波以及去同步頭等預(yù)處理后，一路經(jīng)A/D轉(zhuǎn)換器將模擬視頻轉(zhuǎn)換為8bit數(shù)字信號(hào)并導(dǎo)入片外視頻緩存1、2，而后等待FPGA時(shí)序控制DSP外部中斷，以便將全部緩存數(shù)據(jù)搬移到DSP片內(nèi)的2級(jí)緩存，再通過系統(tǒng)任務(wù)劃分實(shí)現(xiàn)數(shù)據(jù)重組，然后分別在主從DSP進(jìn)行同步并行數(shù)據(jù)處理，并將中間結(jié)果由主DSP綜合，最后在完成后續(xù)運(yùn)算后給出最終匹配結(jié)果。與此同時(shí)，主DSP則通過寫圖形顯示緩存將目標(biāo)匹配位置信息傳遞到外界;另一路模擬信號(hào)先導(dǎo)入同步分離器，然后提取行場(chǎng)同步信號(hào)送交FPGA作為時(shí)基，以產(chǎn)生系統(tǒng)各級(jí)時(shí)序控制信號(hào);第三路模擬信號(hào)送給圖形疊加電路作為輸入疊加信號(hào)之一，當(dāng)場(chǎng)正程來到時(shí)，F(xiàn)PGA中斷控制并讀出圖形存儲(chǔ)器數(shù)據(jù)，同時(shí)在FPGA片內(nèi)實(shí)現(xiàn)讀入數(shù)據(jù)的并/串轉(zhuǎn)換后移位輸出至圖形疊加電路，此時(shí)兩路信號(hào)將會(huì)合送入視頻監(jiān)視器，從而完成視頻圖像上圖形的顯示。整個(gè)系統(tǒng)工作期間，每隔80ms主DSP還通過異步收發(fā)器與外部上位機(jī)進(jìn)行串行通信，以便系統(tǒng)能夠?qū)崟r(shí)接收外部命令與目標(biāo)參數(shù)，進(jìn)而調(diào)整跟蹤系統(tǒng)的工作狀態(tài)。