1、引言

實(shí)時視頻圖像處理技術(shù)的應(yīng)用十分廣泛，在民用領(lǐng)域有機(jī)器人視覺、資源探測和醫(yī)學(xué)圖像分析等;在軍用領(lǐng)域有導(dǎo)彈精確制導(dǎo)、敵方目標(biāo)偵察與跟蹤等。

本設(shè)計中采用了DSP+FPGA的硬件結(jié)構(gòu)，DSP采用ADI公司的高性能雙核DSP-BF561作為主處理器，負(fù)責(zé)整個算法的調(diào)度和數(shù)據(jù)流的控制，完成圖像數(shù)據(jù)的采集與顯示及核心算法的實(shí)現(xiàn);而FPGA作為DSP的協(xié)處理器，依托其高度的并行處理能力，完成圖像預(yù)處理中大量的累乘加運(yùn)算。DSP的2個內(nèi)核與FPGA通過中斷進(jìn)行通信響應(yīng)，使系統(tǒng)的各處理器并行工作，提高了DSP內(nèi)核及FPGA的利用效率，保證了系統(tǒng)采集與顯示的實(shí)時性。

2、系統(tǒng)原理與結(jié)構(gòu)

圖像采集與處理系統(tǒng)主要包括4大模塊：圖像采集模塊、存儲模塊、處理模塊和顯示模塊。圖1所示為DSP+FPGA的圖像采集與處理系統(tǒng)硬件結(jié)構(gòu)框圖。

圖1 圖像采集與處理系統(tǒng)硬件結(jié)構(gòu)

系統(tǒng)的前端輸入模塊由CCD攝像頭及視頻解碼器7181B實(shí)現(xiàn)，視頻解碼器將CCD接收到的模擬視頻信號轉(zhuǎn)換為標(biāo)準(zhǔn)的YUV4∶2∶2數(shù)字視頻格式，圖像大小為720×576。轉(zhuǎn)換后的圖像數(shù)據(jù)通過ADSP-BF561的專用視頻接口PPI0先存儲到RAM中，當(dāng)采集完一幀圖像數(shù)據(jù)時DSP的DMA產(chǎn)生中斷，此時FPGA首先對采集來的圖像數(shù)據(jù)完成圖像的預(yù)處理，然后DSP再將預(yù)處理的數(shù)據(jù)取回完成相應(yīng)圖像處理算法，最后通過PPI1接口由DMA控制器將處理完的視頻數(shù)據(jù)送到視頻編碼器7171，轉(zhuǎn)換成標(biāo)準(zhǔn)的模擬PAL視頻信號到監(jiān)視器上進(jìn)行顯示。FLASH的作用是存儲系統(tǒng)運(yùn)行的程序，引導(dǎo)系統(tǒng)的啟動。

針對系統(tǒng)要求，DSP選用AnalogDevices公司的ADSP-BF561處理器，該DSP是專門針對多媒體和通信應(yīng)用方面的一款16位定點(diǎn)DSP，它集成了2個Blackfin處理器內(nèi)核，每個內(nèi)核可實(shí)現(xiàn)600MHz持續(xù)工作。

FPGA選用Altera公司的EP2C5，它擁有4608個邏輯單元，13個18×18硬件乘法器，多達(dá)142個用戶自定義IO口。

2.1、采集模塊設(shè)計

CCD攝像頭采集來標(biāo)準(zhǔn)的PAL制式模擬視頻，設(shè)計選用ADI的ADV7181B視頻解碼芯片對模擬信號進(jìn)行A/D轉(zhuǎn)換。ADV7181B是Analog公司的一款應(yīng)用廣泛的視頻解碼芯片。該芯片可以自動檢測輸入的復(fù)合視頻信號，通過I2C總線配置接口，可選擇圖像輸出格式。由于黑白圖像已能夠滿足系統(tǒng)的檢測需要，因此把模擬信號以ITU-R-656格式Y(jié)UV（4∶2∶2）輸出。Y信號是亮度信號，U、V信號是色度信號。這樣就可以直接提取該格式的亮度信號，操作比轉(zhuǎn)換為傳統(tǒng)的RGB格式要簡單得多。