在測(cè)試飛行控制組件時(shí)，遙測(cè)接收設(shè)各離信息處理中心較遠(yuǎn)，而被測(cè)數(shù)據(jù)量又極大，如果采用傳統(tǒng)的專線傳輸遙測(cè)數(shù)據(jù)，則傳輸時(shí)間需幾個(gè)小時(shí)，無法滿足快速處理的要求。因此，需要研制一種協(xié)議轉(zhuǎn)換器，用來完成被測(cè)數(shù)據(jù)無損、實(shí)時(shí)、遠(yuǎn)距離地與遠(yuǎn)程上位機(jī)進(jìn)行通信，并能接收上位機(jī)的控制指令，實(shí)現(xiàn)工作狀態(tài)的遠(yuǎn)程交互，而測(cè)試人員通過上位機(jī)的人機(jī)界面就可以完成所有測(cè)試。
　　1、系統(tǒng)組成及工作原理
　　考慮到系統(tǒng)實(shí)時(shí)性和可靠性的要求，選擇以太網(wǎng)口作為協(xié)議轉(zhuǎn)換器與遠(yuǎn)程上位機(jī)的數(shù)據(jù)轉(zhuǎn)發(fā)接口、以高速串口作為控制口的通信方式，采用DSP＋ARM架構(gòu)的硬件解決方案。系統(tǒng)框圖如圖1所示?；竟ぷ髟恚?a href='http://www.www27dydycom.cn/soft/data/30-91/' target='_blank' class='arckwlink_none'>FPGA作為數(shù)據(jù)預(yù)處理器，完成并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換等數(shù)據(jù)預(yù)處理任務(wù)；DSP讀取FPGA處理后的數(shù)據(jù)并完成數(shù)據(jù)壓縮；ARM作為中央處理控制器，主要從DSP系統(tǒng)中讀取已經(jīng)編碼的數(shù)據(jù)并通過以太網(wǎng)完成與上位機(jī)實(shí)時(shí)通信的任務(wù)。上位機(jī)按照數(shù)據(jù)傳輸協(xié)議、產(chǎn)品的數(shù)據(jù)遙測(cè)協(xié)議解調(diào)出各類物理變量，記錄并存儲(chǔ)。
　　
　　圖1協(xié)議轉(zhuǎn)換器系統(tǒng)框圖
　　測(cè)試人員通過上位機(jī)完成工作狀態(tài)的遠(yuǎn)程設(shè)置與查詢信息交互的任務(wù)。
　　2、硬件設(shè)計(jì)
　　2．1 TMS32OC6416及其外圍電路設(shè)計(jì)
　　DSP芯片選用TI公司的TMS320C6416。這是TI公司推出的高速定點(diǎn)DSP，它擁有處理能力強(qiáng)大的CPU、高達(dá)1 MB的RAM及豐富的外設(shè)接口。外設(shè)包括為CPU訪問外圍設(shè)備提供無縫接口的靈活的外部存儲(chǔ)器接口EMIFA和EMIFB，一個(gè)使得DSP很容易通過PCI接口無縫連接到具有PCI功能的外部主CPU上的PCI接口，一個(gè)16／32 bit寬的異步并行接口HPI（和Pal共用相同的引腳），一個(gè)提供64 bit數(shù)據(jù)通道訪問的增強(qiáng)型EDMA等。TMS320C6416采用3．3 V和1．4 V電源供電，其中I／O采用3．3 V電源供電，內(nèi)核采用1，4 V電源供電。TMS320C6416有符合IEEE1149，1標(biāo)準(zhǔn)的JTAG標(biāo)準(zhǔn)測(cè)試接口及相應(yīng)的控制器，從而可以通過仿真器把DSP系統(tǒng)與PC機(jī)相連，進(jìn)行在線調(diào)試。
　　2．1．1 DSP與SDRAM、Flash的接口電路
　　DSP處理器TMS320C6416對(duì)外有2個(gè)EMIF總線接口，分別是寬64 bit的EMIFA和寬16 bit的EMIFB。EMIFA接口具各與8、16、32、64 bit系統(tǒng)接口的功能，EMIFB接口端口支持8 bit和16 bit系統(tǒng)。EMIFA分成ACE0～ACE3四個(gè)存儲(chǔ)空間，每個(gè)存儲(chǔ)空間可以獨(dú)立配置，無縫連接多種類型的存儲(chǔ)器（如SRAM、Flash RAM、DDR RAM）。
　　為了提高系統(tǒng)運(yùn)行速度，外擴(kuò)兩片SDRAM芯片作為程序的運(yùn)行空間、數(shù)據(jù)及堆棧區(qū)。SDRAM芯片選用同步存儲(chǔ)器MT48LC2M32B2TG，其容量為2 M×32 bit。TMS－320C6416通過EMIFA接口實(shí)現(xiàn)與兩片SDRAM芯片的無縫連接。
　　TMS320C64l6內(nèi)部沒有Flash存儲(chǔ)器，為了形成獨(dú)立的系統(tǒng)，采用外部擴(kuò)展Flash存儲(chǔ)器AM29LV400B存儲(chǔ)程序。系統(tǒng)復(fù)位時(shí)，從Flash中加載程序。TMS320C6416通過EMIFB接口實(shí)現(xiàn)與Flash芯片的無縫連接。
　　2．1．2 DSP與FPGA的接口電路
　　由于DSP處理器TMS320C6416的采樣速度及存儲(chǔ)空間受到自身約束限制，所以數(shù)據(jù)的采集、流向控制和數(shù)據(jù)預(yù)處理等任務(wù)由FPGA完成。FPGA芯片選用Xilinx公司低成本現(xiàn)場(chǎng)可編程門陣列Spartan －3E系列中的XC3S500E。XC3S500E芯片集成有⒛個(gè)Block RAM，每個(gè)RAM塊中的18 Kbit的模塊存儲(chǔ)器是完全同步、真正的雙端存儲(chǔ)器。用戶可獨(dú)立地從每個(gè)端口讀出或向每個(gè)端口寫人（但同一地址不能同時(shí)進(jìn)行讀和寫）。另外，每個(gè)端口都有一個(gè)獨(dú)立的時(shí)鐘，并且對(duì)每個(gè)端口的數(shù)據(jù)寬度都可以獨(dú)立進(jìn)行配置。
　　在該協(xié)議轉(zhuǎn)換器中，DSP通過EMIFA接口連接到FPGA，實(shí)現(xiàn)DSP與FPGA Block RAM的無縫連接，從而使得DSP與FPGA之間的通信問題轉(zhuǎn)化為DSP對(duì)其EMIFA外設(shè)的訪問，達(dá)到了提高系統(tǒng)實(shí)時(shí)性的目的。為了保持FPGA與DSP之間的同步，F(xiàn)PGA的時(shí)鐘直接由DSP內(nèi)部的鎖相環(huán)提供。DSP處理器TMS320C6416與FPGA的接口示意圖如圖2所示。
　　
　　圖2 TMS320C64l6與FPGA接口示意圖