第1章　緒論
1.1　關(guān)于EDA
1.2　關(guān)于VHDL
1.3　關(guān)于自頂向下的系統(tǒng)設(shè)計(jì)方法
1.4　關(guān)于應(yīng)用 VHDL的 EDA過(guò)程
1.5　關(guān)于在系統(tǒng)編程技術(shù)
1.6　關(guān)于FPGA／CPLD的優(yōu)勢(shì)
1.7　關(guān)于VHDL的學(xué)習(xí)
第2章　VHDL入門
2.1　用VHDL設(shè)計(jì)多路選擇器和鎖存器
2.2　用VHDL設(shè)計(jì)全加器
第3章　VHDL程序結(jié)構(gòu)
3.1　實(shí)體（ENTITY）
3.2　結(jié)構(gòu)體（ARCHryECTURE）
3.3　塊語(yǔ)句結(jié)構(gòu)（BLOCK）
3.4　進(jìn)程（PROCESS）
3.5　子程序（SUBPROGRAM）
3.5.1　函數(shù)（FUNCTION）
3.5.2　重載函數(shù)（ OVERLOADED FUNCTION）?
???第1章 緒論
第2章 VHDL入門
第3章 VHDL程序結(jié)構(gòu)
第4章 VHDL語(yǔ)言要素
第5章 VHDL順序語(yǔ)句
第6章 VHDL并行語(yǔ)句
第7章 VHDL的描述風(fēng)格
第8章 仿真
第9章 綜合
第10章 基本數(shù)字電路VHDL描述
第11章 專用芯片的VHDL設(shè)計(jì)
第12章 VHDL設(shè)計(jì)平臺(tái)使用向?qū)?
第13章 VHDL設(shè)計(jì)實(shí)踐與實(shí)驗(yàn)
第14章 VHDL綜合設(shè)計(jì)實(shí)例

第13章　VHDL設(shè)計(jì)實(shí)踐與實(shí)驗(yàn)
13.1　7段cLED譯碼顯示電路設(shè)計(jì)
13.2　8位加法器設(shè)計(jì)
13.3　8位乘法器
13.4　序列檢測(cè)器設(shè)計(jì)
13.5　正負(fù)脈寬數(shù)控調(diào)制信號(hào)發(fā)生器設(shè)計(jì)
13.6　?？勺?6位加法計(jì)數(shù)器
13.7　“梁?！睒?lè)曲演奏電路設(shè)計(jì)
13.8　數(shù)字頻率計(jì)設(shè)計(jì)
13.9　秒表設(shè)計(jì)
10　V9A顯示器彩條信號(hào)發(fā)生器設(shè)計(jì)
13.11　A／D采樣控制器設(shè)計(jì)
13.12　D／A接口電路與波形發(fā)生器設(shè)計(jì)
13.13　MCS-51單片機(jī)與cFPGAICPLD接口邏輯設(shè)計(jì)
13.13.1　總線方式
13.2　獨(dú)立方式13.14　PS／2鍵盤接口邏輯設(shè)計(jì)

第14章　VHDL綜合設(shè)計(jì)實(shí)例

1　多功能等精度頻率計(jì)測(cè)頻原理
1.2　測(cè)頻專用模塊工作原理和設(shè)計(jì)
1.3　頻率計(jì)功能模塊的VHDL描述.
1.4　測(cè)頻主系統(tǒng)實(shí)現(xiàn)
1.5　專用模塊測(cè)試控制信號(hào)說(shuō)明光柵位移測(cè)試系統(tǒng)　光柵測(cè)量原理簡(jiǎn)介　傳感器接口電設(shè)計(jì)
2.3　測(cè)試系統(tǒng)cVHDL設(shè)計(jì)
2.4　測(cè)試系統(tǒng)特點(diǎn)與改進(jìn)方法
3　電火花成型伺服電機(jī)控制系統(tǒng)
3.1　系統(tǒng)工作原理
3.2　控制邏輯VHDL設(shè)計(jì)
附錄1　EDA教學(xué)實(shí)驗(yàn)系統(tǒng)原理與使用介紹
附錄2　實(shí)驗(yàn)電路結(jié)構(gòu)圖cNO.0～NO.B和cNO.5A／5R／
附錄3　GW48系統(tǒng)結(jié)構(gòu)圖信號(hào)名與芯片引腳對(duì)照表
附錄4　常用FPGA／CPLD芯片基本特征和引腳圖
主要參考文獻(xiàn)