當(dāng)測(cè)試工程師考慮如何測(cè)試數(shù)字接口時(shí)，就必須在技術(shù)指標(biāo)需求和方案成本之間進(jìn)行權(quán)衡。有些公司會(huì)選擇為特定通信協(xié)議測(cè)試而設(shè)計(jì)的專用儀器。或者，選擇通用數(shù)字 I/O 測(cè)試設(shè)備，只要測(cè)試工程師付出一些努力就可以用來(lái)測(cè)試大量協(xié)議。除了選擇測(cè)試儀器，測(cè)試工程師經(jīng)常通過(guò)自行設(shè)計(jì)電路來(lái)實(shí)現(xiàn)與被測(cè)部件（UUT）的邏輯系列接口吻合。隨著可編程硬件的到來(lái)，尤其是 FPGAs，測(cè)試工程師在測(cè)試設(shè)備的成本選擇方面有了新工具?；?FPGA 的測(cè)試儀器使測(cè)試工程師可以通過(guò)使用商用 IP 內(nèi)核、自主開(kāi)發(fā)或定制 IP 內(nèi)核構(gòu)建測(cè)試方案。通過(guò)對(duì)這些 IP 內(nèi)核與 FPGA 中額外的寄存器/邏輯的集成，并提供必要的邏輯系列接口（TTL、LVDS 等），測(cè)試工程師可以實(shí)現(xiàn)使用單臺(tái)儀器測(cè)試多種接口。很多公司支持軍方客戶發(fā)展可以測(cè)試多種產(chǎn)品的通用測(cè)試站。測(cè)試站被設(shè)計(jì)用于測(cè)試 “大部分”UUTs。對(duì)于測(cè)試“大部分”以外的 UUTs，隨著“大部分”以外的 UUTs 的數(shù)量和種類的增加，為了完成全部測(cè)試，需要使用的測(cè)試儀器的數(shù)量也會(huì)成直線彪升。在通用測(cè)試站中使用可編程儀器，可減少對(duì)測(cè)試“大部分”以外的 UUTs 的儀器數(shù)量甚至不再需要額外的測(cè)試儀器?；?PXI［1］ FPGA 板卡為測(cè)試站提供此種解決方案，如圖 1。