基于圖像采集系統(tǒng)高速、大容量的特點，提出了一種以FPGA芯片為核心處理器件的CMOS圖像傳感器數(shù)據(jù)采集系統(tǒng)的設(shè)計方案。系統(tǒng)將模塊化結(jié)構(gòu)設(shè)計、LVDS與乒乓存儲等多項技術(shù)應(yīng)用于設(shè)計過程中，保證了數(shù)據(jù)采集和傳輸?shù)膶崟r性。詳細(xì)介紹了圖像采集、數(shù)據(jù)傳輸、時序控制和數(shù)據(jù)解串等模塊的工作原理及實現(xiàn)方法。實際應(yīng)用證明，該系統(tǒng)實現(xiàn)了對數(shù)據(jù)量達(dá)590MPix—els／s的圖像序列的數(shù)據(jù)采集、傳輸和存儲。大大方便了后續(xù)圖像處理電路的設(shè)計與實現(xiàn)。

　　近年來，越來越多的高速圖像采集系統(tǒng)采用CMOS圖像傳感器作為圖像采集器件。隨著集成電路設(shè)計技術(shù)和工藝水平的提高，CMOS圖像傳感器像素單元的數(shù)量和采集速度不斷增大，單位時|’日J(rèn)內(nèi)圖像傳感器采集的圖像數(shù)據(jù)量成倍的增加，因此對于整個高速圖像采集系統(tǒng)的數(shù)據(jù)傳輸、控制和處理等都提出了更高的要求lII。目前情況下，傳統(tǒng)的單通道數(shù)據(jù)傳輸方式和單片機(jī)實現(xiàn)的系統(tǒng)控制和處理功能已經(jīng)遠(yuǎn)遠(yuǎn)無法滿足高速圖像采集系統(tǒng)的設(shè)計要求，必須采用新的數(shù)據(jù)傳輸方式和設(shè)計方法來實現(xiàn)圖像采集、傳輸和存儲功能。

　　本文設(shè)計了一種以FPGA芯片為核心處理器件的多通道高速CMOS圖像采集系統(tǒng)，將LVDS技術(shù)和乒乓技術(shù)應(yīng)用于圖像數(shù)據(jù)傳輸和存儲過程中，大大提高了整個系統(tǒng)的圖像采集速度和實時性。

　　FPGA作為多通道高速CMOS圖像采集系統(tǒng)的核心器件，主要負(fù)責(zé)整個系統(tǒng)各個器件之間的通訊和邏輯控制功能。圖2所示為FPGA的邏輯電路結(jié)構(gòu)圖。串行的數(shù)字圖像數(shù)據(jù)經(jīng)過串行數(shù)據(jù)解串模塊轉(zhuǎn)化成為并行圖像數(shù)據(jù)，再通過輸入FIFO，以乒乓控制的方式存入SDRAM中。當(dāng)ADSP TS201S需要時，圖像數(shù)據(jù)通過輸出FIFO和接口模塊輸出。圖像傳感器時序控制模塊主要是提供圖像傳感器工作所需的各種時序和驅(qū)動信號。SPI接口模塊將傳感器掃描的初始地址發(fā)送給傳感器的內(nèi)部寄存器。A／D時鐘控制模塊主要是控制MD轉(zhuǎn)換器和差分放大器的時鐘，使MD轉(zhuǎn)換器和差分放大器的轉(zhuǎn)換速率與圖像傳感器的采集速率同步。