Redpine MCU和WiseMcuTM系列包括用于用戶應(yīng)用的ARM?Cortex?M4處理器（修訂版R0P1）。Cortex-M4處理器是為微控制器市場設(shè)計的高性能32位處理器。它為開發(fā)人員提供了巨大的好處，包括：

　　?卓越的處理性能與快速中斷處理相結(jié)合

　　?增強的系統(tǒng)調(diào)試，具有廣泛的斷點和跟蹤功能

　　?高效的處理器核心、系統(tǒng)和內(nèi)存

　　?具有集成睡眠模式的超低功耗

　　?平臺安全可靠性，帶集成內(nèi)存保護單元（MPU）。

　　Cortex-M4處理器是建立在高性能處理器核心之上的，具有三級流水線哈佛架構(gòu)，非常適合需要嵌入式應(yīng)用程序。處理器通過高效的指令集和廣泛優(yōu)化的設(shè)計，提供高端的處理硬件，包括符合IEEE754標準的單精度浮點計算、單周期和SIMD乘法與累加功能、飽和運算和ETIC和專用硬件部門。

　　為了方便成本敏感設(shè)備的設(shè)計，Cortex-M4處理器實現(xiàn)了緊密耦合的系統(tǒng)組件，減少了處理器面積，同時顯著提高了中斷處理和系統(tǒng)調(diào)試能力。Cortex-M4處理器實現(xiàn)基于Thumb-2技術(shù)的Thumb?指令集版本，確保高代碼密度和降低程序內(nèi)存需求。Cortex-M4指令集提供了現(xiàn)代32位體系結(jié)構(gòu)所期望的卓越性能，具有8位和16位微控制器的高代碼密度。

　　Cortex-M4處理器緊密集成了一個可配置的NVIC，以提供業(yè)界領(lǐng)先的中斷性能。NVIC包括不可屏蔽中斷（NMI），并提供多達64個中斷優(yōu)先級。處理器核心和NVIC的緊密集成提供了中斷服務(wù)例程（ISR）的快速執(zhí)行，大大減少了中斷延遲。這是通過寄存器的硬件堆疊以及暫停加載多個操作和存儲多個操作的能力來實現(xiàn)的。中斷處理程序不需要包裝在匯編程序代碼中，從而從ISR中除去任何代碼開銷。尾鏈優(yōu)化還顯著降低了從一個ISR切換到另一個ISR時的開銷。為了優(yōu)化低功耗設(shè)計，NVIC集成了睡眠模式，其中包括深度睡眠功能，使整個設(shè)備在保持程序狀態(tài)的同時快速斷電。

　　系統(tǒng)級接口

　　Cortex-M4處理器使用AMBA?技術(shù)提供多個接口，以提供高速、低延遲的內(nèi)存訪問。它支持未對齊的數(shù)據(jù)訪問并實現(xiàn)原子位操作，從而實現(xiàn)更快的外圍控制、系統(tǒng)旋轉(zhuǎn)鎖和線程安全的布爾數(shù)據(jù)處理。

　　Cortex-M4處理器有一個內(nèi)存保護單元（MPU），它提供細粒度內(nèi)存控制，使應(yīng)用程序能夠利用多個特權(quán)級別，根據(jù)任務(wù)分離和保護代碼、數(shù)據(jù)和堆棧。這種要求在許多嵌入式應(yīng)用程序（如汽車）中變得至關(guān)重要。

　　Cortex-M4處理器實現(xiàn)了一個完整的硬件調(diào)試解決方案。這通過傳統(tǒng)的JTAG端口或2針串行線調(diào)試（SWD）端口提供了處理器和內(nèi)存的高系統(tǒng)可見性，該端口非常適合微控制器和其他小型封裝設(shè)備。

　　對于系統(tǒng)跟蹤，處理器將檢測跟蹤宏單元（ITM）與數(shù)據(jù)觀察點和分析單元集成在一起。為了能夠?qū)@些生成的系統(tǒng)事件進行簡單且經(jīng)濟高效的分析，串行線查看器（SWV）可以通過單個管腳導(dǎo)出軟件生成的消息流、數(shù)據(jù)跟蹤和分析信息。

　　flash補丁和斷點單元（fpb）提供最多8個硬件斷點比較器，調(diào)試人員可以使用。FPB中的比較器還提供代碼存儲區(qū)域中程序代碼中最多8個字的remap函數(shù)。這使得存儲在不可擦除、基于ROM的微控制器上的應(yīng)用程序能夠在設(shè)備中有一個小的可編程內(nèi)存（例如閃存）時進行修補。在初始化過程中，ROM中的應(yīng)用程序從可編程存儲器中檢測是否需要補丁。如果需要一個補丁，應(yīng)用程序?qū)pb進行編程以重新映射多個地址。當(dāng)這些地址被訪問時，訪問被重定向到fpb配置中指定的remap表，這意味著不可修改的rom中的程序可以被修補。