??摘?要：近年來(lái)，隨著FPGA電路在軍工和航天領(lǐng)域的廣泛應(yīng)用，用戶對(duì)FPGA 電路的可靠性要求也越來(lái)越高。在的可靠性*估試驗(yàn)中，動(dòng)態(tài)老化試驗(yàn)是最重要的試驗(yàn)之一，F(xiàn)PGA 動(dòng)態(tài)老化技術(shù)的實(shí)現(xiàn)可以提高FPGA 電路的可靠性。文章通過(guò)研究FPGA 電路內(nèi)部結(jié)構(gòu)和功能模塊，討論FPGA 電路加載配置過(guò)程的原理和流程，通過(guò)對(duì)動(dòng)態(tài)老化和靜態(tài)老化的對(duì)比試驗(yàn)和結(jié)果分析，研究出FPGA 電路動(dòng)態(tài)老化試驗(yàn)方法，并在工程實(shí)踐中得到了成功實(shí)現(xiàn)和應(yīng)用。 ? ??1 引言 ? ??FPGA 是現(xiàn)場(chǎng)可編程門(mén)陣列（Field ProgrammingGate Array）的縮寫(xiě)，用戶可以編寫(xiě)程序?qū)PGA 內(nèi)部的邏輯模塊和I/O 模塊重新配置，以實(shí)現(xiàn)芯片的邏輯功能。近年來(lái)，F(xiàn)PGA芯片以其大規(guī)模、高集成度、高可靠性、投資少、保密性好、開(kāi)發(fā)方便、使用靈活、可在線編程等優(yōu)點(diǎn)得到了廣泛的應(yīng)用。隨著FPGA 電路在軍工和航空航天領(lǐng)域的應(yīng)用，其高可靠性尤為重要，為了提高電路的可靠性，最好的方法是對(duì)電路進(jìn)行篩選，其中老化試驗(yàn)就是篩選過(guò)程中最為重要的環(huán)節(jié)之一。 ??考慮到FPGA 電路的工作模式比較復(fù)雜，外部需要存儲(chǔ)器或者FLASH 對(duì)其進(jìn)行配置，F(xiàn)PGA 才能動(dòng)態(tài)工作，因此國(guó)內(nèi)一般的FPGA 老化技術(shù)都采用了靜態(tài)老化試驗(yàn)方法。這種靜態(tài)老化試驗(yàn)方法存在著一定的缺陷，電路在老化過(guò)程中并沒(méi)有受到真正的應(yīng)力，因此并不能真正剔除掉早期失效的產(chǎn)品，其可靠性得不到保證。對(duì)FPGA 電路動(dòng)態(tài)老化的研究，提高老化試驗(yàn)條件的嚴(yán)酷度，即可保證電路的高可靠性要求。 ? ??2 動(dòng)態(tài)老化試驗(yàn) ? ??集成電路的動(dòng)態(tài)老化理論上要求電路在其最高溫度工作條件下完全模擬實(shí)際工作狀態(tài)，電路內(nèi)部的邏輯單元都有機(jī)會(huì)得到翻轉(zhuǎn)，對(duì)于一般數(shù)字集成電路都需要外部提供功能測(cè)試碼來(lái)工作。 ??對(duì)于FPGA 電路的動(dòng)態(tài)老化試驗(yàn)來(lái)說(shuō)，功能測(cè)試碼是存儲(chǔ)在外部存儲(chǔ)器中的配置程序，將程序配置到FPGA 電路內(nèi)部，使內(nèi)部的門(mén)陣列全部工作起來(lái)，實(shí)現(xiàn)高覆蓋率的邏輯節(jié)點(diǎn)的翻轉(zhuǎn)，讓其按照規(guī)定的功能工作。因此本研究工作的關(guān)鍵在如何進(jìn)行FPGA電路的程序配置。 ? ??3 FPGA設(shè)計(jì)流程 ? ??完整的FPGA 設(shè)計(jì)流程包括邏輯輸入、功能仿真、綜合及時(shí)序分析、實(shí)現(xiàn)、加載配置、調(diào)試。FPGA 配置就是將特定的應(yīng)用程序設(shè)計(jì)按FPGA設(shè)計(jì)流程轉(zhuǎn)化為數(shù)據(jù)位流加載到FPGA 的內(nèi)部存儲(chǔ)器中，實(shí)現(xiàn)特定邏輯功能的過(guò)程。由于FPGA 電路的內(nèi)部存儲(chǔ)器都是基于RAM 工藝的，所以當(dāng)FPGA電路電源掉電后，內(nèi)部存儲(chǔ)器中已加載的位流數(shù)據(jù)將隨之丟失。所以，通常將設(shè)計(jì)完成的FPGA 位流數(shù)據(jù)存于外部存儲(chǔ)器中，每次上電自動(dòng)進(jìn)行FPGA電路配置加載。 ? ??4 FPGA配置原理 ? ??以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100電路為例，F(xiàn)PGA的配置模式有四種方案可選擇：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通過(guò)芯片上的一組專/ 復(fù)用引腳信號(hào)完成的，主要配置功能信號(hào)如下： ??（1）M0、M1、M2：下載配置模式選擇； ??（2）CLK：配置時(shí)鐘信號(hào)； ??（3）DONE：顯示配置狀態(tài)、控制器件啟動(dòng)； ??（4）PROG_B：初始化引出端； ??（5）INT_B：配置延遲控制，配置錯(cuò)誤顯示； ??（6）DOUT：菊花鏈中的配置數(shù)據(jù)輸出。 ??（7）DIN：串行數(shù)據(jù)輸入； ??FPGA 電路在選定模式下的配置過(guò)程包括四個(gè)主要階段： ??（1）清除FPGA 電路內(nèi)部配置存儲(chǔ)器； ??（2）初始化FPGA 電路配置邏輯功能； ??（3）加載FPGA 電路配置數(shù)據(jù)流； ??（4）FPGA 電路配置完成，啟動(dòng)電路就緒序列。 ??主串模式電路連接圖見(jiàn)圖1。 ? ?? ??圖1 FPGA 配置主串模式連接圖 ? ??系統(tǒng)或芯片上電后，信號(hào)引腳PROG_B被拉低，F(xiàn)PGA的配置RAM存儲(chǔ)器清空；同樣，PROG_B上的邏輯低電平將會(huì)復(fù)位配置邏輯，并使FPGA 保持在清空配置存儲(chǔ)器狀態(tài)。只要PROG_B 引腳保持低電平，則FPGA 將繼續(xù)清空它的配置RAM存儲(chǔ)器，并使INIT_B 信號(hào)保持為低電平以表明配置在被清空。 ??當(dāng)PROG_B被釋放時(shí)，F(xiàn)PGA將繼續(xù)使INIT_B保持低電平，直到完成清空所有的配置存儲(chǔ)器。FPGA 在INIT_B信號(hào)的上升沿檢測(cè)其模式引腳M0、M1、M2。 ??INIT_B 信號(hào)變?yōu)楦唠娖胶?，配置就可以開(kāi)始了，不需要額外的暫?；虻却芷凇５?，配置過(guò)程不必在INIT_B 變化之后就立即開(kāi)始。配置邏輯只有當(dāng)位流的同步字被載入時(shí)才開(kāi)始處理數(shù)據(jù)。當(dāng)上電清除配置RAM存儲(chǔ)器后，INIT_B信號(hào)引腳變高電平，可以開(kāi)始載入配置數(shù)據(jù)：標(biāo)準(zhǔn)的位流首先是引入空閑字FFFFFFFFh，其次是同步字AA995566h，然后是一些配置控制信息，緊跟其后的才是真正的位流數(shù)據(jù)幀和相關(guān)的CRC；位流的最后是CRC 校驗(yàn)和啟動(dòng)芯片進(jìn)入工作態(tài)。FPGA 電路配置流程圖如圖2 所示。 ? ?? ??圖2 FPGA 電路配置流程圖 ?