電子發(fā)燒友網(wǎng)>電子資料下載>電子資料>在對(duì)電路板空間影響最小的情況下高效地為關(guān)鍵負(fù)載提供高完整性電源

在對(duì)電路板空間影響最小的情況下高效地為關(guān)鍵負(fù)載提供高完整性電源

1731389 2022-11-24 | pdf | 258.31KB | 次下載 | 免費(fèi)

資料介紹

大數(shù)據(jù)服務(wù)器以及機(jī)器學(xué)習(xí)、人工智能 (AI)、5G 蜂窩、物聯(lián)網(wǎng)和企業(yè)計(jì)算等應(yīng)用通常需要功能強(qiáng)大的 ASIC、FPGA、GPU 和 CPU，它們需要低電壓和高功率的大電流緊湊的占地面積密度。為確保整個(gè)系統(tǒng)的電源完整性，正在采用分布式電源管理系統(tǒng)，將 DC/DC 電源直接連接到負(fù)載點(diǎn) (POL)，即高性能處理器。一塊板上可以有許多這樣的 DC/DC 電源轉(zhuǎn)換器，因此設(shè)計(jì)人員面臨的問(wèn)題是使這些設(shè)備盡可能小以節(jié)省電路板空間。同時(shí)，他們需要滿(mǎn)足性能、延遲、散熱、效率和可靠性要求，同時(shí)還要簡(jiǎn)化設(shè)計(jì)流程并降低成本。大數(shù)據(jù)服務(wù)器以及機(jī)器學(xué)習(xí)、人工智能 (AI)、5G 蜂窩、物聯(lián)網(wǎng)和企業(yè)計(jì)算等應(yīng)用通常需要功能強(qiáng)大的 ASIC、FPGA、GPU 和 CPU，它們需要低電壓和高功率的大電流緊湊的占地面積密度。為確保整個(gè)系統(tǒng)的電源完整性，正在采用分布式電源管理系統(tǒng)，將 DC/DC 電源直接連接到負(fù)載點(diǎn) (POL)，即高性能處理器。一塊板上可以有許多這樣的 DC/DC 電源轉(zhuǎn)換器，因此設(shè)計(jì)人員面臨的問(wèn)題是使這些設(shè)備盡可能小以節(jié)省電路板空間。同時(shí)，他們需要滿(mǎn)足性能、延遲、散熱、效率和可靠性要求，同時(shí)還要簡(jiǎn)化設(shè)計(jì)流程并降低成本。解決這一問(wèn)題矩陣的方法是將高性能半導(dǎo)體和無(wú)源元件結(jié)合使用先進(jìn)的封裝技術(shù)，以實(shí)現(xiàn)更高水平的系統(tǒng)集成。與其他當(dāng)前可用的技術(shù)相比，這已被證明可以在更小的外形下實(shí)現(xiàn)更小的尺寸，同時(shí)增強(qiáng)熱管理。同時(shí)，集成方法控制了設(shè)計(jì)成本，包括庫(kù)存管理和開(kāi)發(fā)時(shí)間。解決這一問(wèn)題矩陣的方法是將高性能半導(dǎo)體和無(wú)源元件結(jié)合使用先進(jìn)的封裝技術(shù)，以實(shí)現(xiàn)更高水平的系統(tǒng)集成。與其他當(dāng)前可用的技術(shù)相比，這已被證明可以在更小的外形下實(shí)現(xiàn)更小的尺寸，同時(shí)增強(qiáng)熱管理。同時(shí)，集成方法控制了設(shè)計(jì)成本，包括庫(kù)存管理和開(kāi)發(fā)時(shí)間。本文討論了對(duì)分布式電源網(wǎng)絡(luò)的需求以及 POL 電源設(shè)備的作用。本文討論了對(duì)分布式電源網(wǎng)絡(luò)的需求以及 POL 電源設(shè)備的作用。然后介紹了TDK 公司然后介紹了TDK 公司的一類(lèi) POL DC/DC 轉(zhuǎn)換器，它們使用先進(jìn)的封裝技術(shù)來(lái)實(shí)現(xiàn)所需的性能特性。本文還討論了它們的顯著屬性，并展示了設(shè)計(jì)人員如何部署它們以成功滿(mǎn)足 POL 供電要求。的一類(lèi) POL DC/DC 轉(zhuǎn)換器，它們使用先進(jìn)的封裝技術(shù)來(lái)實(shí)現(xiàn)所需的性能特性。本文還討論了它們的顯著屬性，并展示了設(shè)計(jì)人員如何部署它們以成功滿(mǎn)足 POL 供電要求。為什么選擇 POL DC/DC 轉(zhuǎn)換器電源為什么選擇 POL DC/DC 轉(zhuǎn)換器電源計(jì)算機(jī)、服務(wù)器和其他數(shù)字設(shè)備越來(lái)越多地使用 FPGA、ASIC 和其他高級(jí) IC 設(shè)備，這些設(shè)備需要系統(tǒng)電源無(wú)法提供的多個(gè)電源電壓。此外，它們要求這些電壓以正確的順序排列且延遲最小。系統(tǒng)電源通常提供多種固定電壓，例如 1、3.3 和 5 伏。典型的 FPGA 需要 1.2 至 2.5 伏的電壓（圖 1）。計(jì)算機(jī)、服務(wù)器和其他數(shù)字設(shè)備越來(lái)越多地使用 FPGA、ASIC 和其他高級(jí) IC 設(shè)備，這些設(shè)備需要系統(tǒng)電源無(wú)法提供的多個(gè)電源電壓。此外，它們要求這些電壓以正確的順序排列且延遲最小。系統(tǒng)電源通常提供多種固定電壓，例如 1、3.3 和 5 伏。典型的 FPGA 需要 1.2 至 2.5 伏的電壓（圖 1）。圖 1：典型的 FPGA 需要專(zhuān)用于處理器內(nèi)特定功能的多個(gè)電壓。所示處理器使用八個(gè)專(zhuān)用電源輸入，使用三種不同的電壓。（圖片來(lái)源：Art Pini）圖 1：典型的 FPGA 需要專(zhuān)用于處理器內(nèi)特定功能的多個(gè)電壓。所示處理器使用八個(gè)專(zhuān)用電源輸入，使用三種不同的電壓。（圖片來(lái)源：Art Pini）至少，F(xiàn)PGA 的內(nèi)核和 I/O 部分需要單獨(dú)的電源。示例中的 FPGA 在內(nèi)核電壓為 1.2 伏且 I/O 功能電壓為 2.5 伏的情況下運(yùn)行。此外，它的輔助電路還需要六個(gè)其他功率級(jí)別。很明顯，將七個(gè)電源放置在靠近 FPGA 的位置會(huì)給印刷電路板布局設(shè)計(jì)帶來(lái)負(fù)擔(dān)。還要考慮散熱問(wèn)題，因此電源必須小而高效。至少，F(xiàn)PGA 的內(nèi)核和 I/O 部分需要單獨(dú)的電源。