完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 仿真
仿真(Simulation),即使用項(xiàng)目模型將特定于某一具體層次的不確定性轉(zhuǎn)化為它們對(duì)目標(biāo)的影響,該影響是在項(xiàng)目仿真項(xiàng)目整體的層次上表示的。項(xiàng)目仿真利用計(jì)算機(jī)模型和某一具體層次的風(fēng)險(xiǎn)估計(jì),一般采用蒙特卡洛法進(jìn)行仿真。
文章:2324個(gè) 瀏覽:135551次 帖子:2797個(gè)
衛(wèi)星通信時(shí)代的測(cè)試挑戰(zhàn)與方案
相信大家都有過手機(jī)沒有蜂窩或者Wifi信號(hào)情況,這時(shí)候手機(jī)會(huì)自動(dòng)啟動(dòng)SOS 緊急聯(lián)絡(luò)模式,可以撥打一些緊急電話,譬如110,119等。而如今隨著衛(wèi)星技術(shù)...
在上期中介紹了在Simulink仿真中用S函數(shù)構(gòu)建控制器,方便代碼從仿真到嵌入式設(shè)備的遷移,本期則直接進(jìn)入正題,通過兩電平逆變器模型來介紹S函數(shù)在電力...
管式反應(yīng)器是化工行業(yè)中經(jīng)常使用的一種設(shè)備,用于幫助進(jìn)行連續(xù)大規(guī)模的生產(chǎn)。通過模擬管式反應(yīng)器的解離過程,可以對(duì)這些設(shè)備進(jìn)行準(zhǔn)確分析。在這篇文章中,我們通過...
如何脫離Vivado建立單獨(dú)仿真環(huán)境軟件呢?
FPGA項(xiàng)目開發(fā)的過程中,需要完成設(shè)計(jì)代碼開發(fā)、驗(yàn)證環(huán)境搭建、仿真分析、板級(jí)驗(yàn)證等操作,在這個(gè)過程中,許多操作雖然必不可少但是步驟是重復(fù)的。
2023-09-27 標(biāo)簽:fpgaFPGA設(shè)計(jì)仿真 1827 0
隨著各種應(yīng)用場(chǎng)景的限制,芯片在運(yùn)行時(shí)往往需要在不同的應(yīng)用下切換不同的時(shí)鐘源,例如低功耗和高性能模式就分別需要低頻率和高頻率的時(shí)鐘。兩個(gè)時(shí)鐘源有可能是同源...
2023-03-29 標(biāo)簽:電路設(shè)計(jì)仿真信號(hào) 1825 0
探討高速信號(hào)完整性理論和PCB仿真設(shè)計(jì)
廣義傳輸線是引導(dǎo)電磁波沿一定方向傳輸?shù)膶?dǎo)體、介質(zhì)或由它們組成的導(dǎo)行系統(tǒng)。一般所討論的傳輸線是指微波傳輸線,其理論是長(zhǎng)線理論。而當(dāng)傳輸線的幾何尺寸與電磁波...
如何通過仿真準(zhǔn)確的預(yù)測(cè)信號(hào)完整性
解釋完帶寬這一概念,我們來考慮如何才能通過仿真準(zhǔn)確的預(yù)測(cè)信號(hào)完整性。 信號(hào)帶寬的確定、器件模型的獲取 當(dāng)我們確定了要分析的信號(hào)的信息(包含速率、接口電平...
2025-01-22 標(biāo)簽:仿真信號(hào)完整性 1820 0
深度解讀SerDes(Serializer-Deserializer)3
對(duì)于高速SerDes的仿真需要借助統(tǒng)計(jì)分析 (statistical analysis) 的方法。統(tǒng)計(jì)分析的方法把發(fā)送端-信道-接收端的連接近視為線性系...
讓我們利用Multisim 14.0 軟件來模擬二極管的典型應(yīng)用,并將實(shí)驗(yàn)數(shù)據(jù)與理論數(shù)據(jù)相比較來驗(yàn)證已知結(jié)論。一般來說,模型精度越高,模型本身越復(fù)雜,要...
高速信號(hào)行為、RF信號(hào)傳播和PDN仿真是PCB中最難仿真的部分。在這些電磁現(xiàn)象中,高速信號(hào)傳播和RF傳播需要電磁場(chǎng)求解器工具來提取有用的結(jié)果。在電路仿真...
我們先從電阻熱噪聲說起,圖1-1 是使用multisim做的理想電阻仿真結(jié)果,理想電阻只有電阻值這個(gè)參數(shù),沒有考慮電阻的噪聲,兩個(gè)10kΩ的電阻對(duì)1V直...
前面使用simplis分別介紹了交錯(cuò)CRM BOOST 過零檢測(cè)與起振信號(hào)、ON TIME控制、變頻交錯(cuò)等電路,詳見。
2023-06-23 標(biāo)簽:仿真計(jì)數(shù)器CRM 1807 0
FPGA中對(duì)srl16資源IP核進(jìn)行仿真
這個(gè)參數(shù)確定的是移位寄存器的移位時(shí)鐘個(gè)數(shù)。這個(gè)時(shí)鐘個(gè)數(shù)取決于后面的Depth參數(shù)。其中第一個(gè)參數(shù)Fixed Length 指的是移位周期數(shù)是固定的(后面...
OrCAD PSpice A/D和高級(jí)分析技術(shù)(A/A)結(jié)合了業(yè)界先進(jìn)的模擬、模數(shù)混合信號(hào)以及分析工具,以提供一個(gè)完整的電路仿真和驗(yàn)證解決方案。
離子注入是一種重要的半導(dǎo)體工藝,用于在材料中引入離子,改變其物理和化學(xué)性質(zhì)。離子注入仿真是對(duì)離子的注入過程進(jìn)行建模和模擬,以幫助優(yōu)化工藝參數(shù)并預(yù)測(cè)材料性...
SkyEye嵌入式仿真環(huán)境的性能及應(yīng)用實(shí)現(xiàn)
LwIP是瑞士計(jì)算機(jī)科學(xué)院(Swedish Institute of Computer Science)的Adam Dunkels等開發(fā)的一套用于嵌入式...
2020-03-10 標(biāo)簽:嵌入式計(jì)算機(jī)仿真 1801 0
風(fēng)河螺旋裝置云:遙測(cè)數(shù)據(jù)概述
This video covers how to view device telemetry using Wind River Helix* Devic...
Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時(shí)鐘設(shè)計(jì)指南
本文旨在呈現(xiàn)使用 DDR4、LPDDR4 或 LPDDR4X 存儲(chǔ)器控制器的 Versal ACAP 器件的外部參考時(shí)鐘電路要求
2023-07-10 標(biāo)簽:仿真DDR4時(shí)鐘設(shè)計(jì) 1785 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |