完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 時序
這里所說的時序其實(shí)就是指時序圖，又名序列圖、循序圖、順序圖，是一種UML交互圖。它通過描述對象之間發(fā)送消息的時間順序顯示多個對象之間的動態(tài)協(xié)作。
文章：217個 瀏覽：37867次 帖子：232個
生成時序報告后，如何閱讀時序報告并從時序報告中發(fā)現(xiàn)導(dǎo)致時序違例的潛在問題是關(guān)鍵。 首先要看Design Timing Summary在這個Summar...
2020-08-31 標(biāo)簽：時序 6689 0
如圖所示的電路為一能根據(jù)音頻信號的強(qiáng)弱控制八路時序輸出閃光狀態(tài)變化快慢的燈飾電路。
電源時序器是用于控制用電設(shè)備的開啟/關(guān)閉的時序器，是各類音響工程、電視廣播系統(tǒng)、電腦網(wǎng)絡(luò)系統(tǒng)及其它電氣工程不可缺少的設(shè)備之一。
典型的時序路徑有4類，如下圖所示，這4類路徑可分為片間路徑（標(biāo)記①和標(biāo)記③)和片內(nèi)路徑（標(biāo)記②和標(biāo)記④）。
同步時序邏輯電路的特點(diǎn)：電路中所有的觸發(fā)器都是與同一個時鐘或者該時鐘的衍生時鐘驅(qū)動，而且當(dāng)時鐘脈沖到來時，電路的狀態(tài)才能改變。改變后的狀態(tài)將一直保持到下...
電源時序器能夠按照由前級設(shè)備到后級設(shè)備逐個順序啟動電源，關(guān)閉供電電源時則由后級到前級的順序關(guān)閉各類用電設(shè)備，這樣就能有效的統(tǒng)一管理和控制各類用電設(shè)備，避...
建立時間（Tsu）是指在時鐘上升沿到來之前數(shù)據(jù)必須保持穩(wěn)定的時間，保持時間（Th）是指在時鐘上升沿到來以后數(shù)據(jù)必須保持穩(wěn)定的時間。一個數(shù)據(jù)需要在時鐘的上...
微處理器、FPGA、DSP、模數(shù)轉(zhuǎn)換器 (ADC) 和片上系統(tǒng) (SoC) 器件一般需要多個電壓軌才能運(yùn)行。為防止出現(xiàn)鎖定、總線爭用問題和高涌流，設(shè)計人...
2019-08-26 標(biāo)簽：時序數(shù)字控制電源 8428 0
許多模擬電路需要一種時鐘信號，或者要求能在一定時間后執(zhí)行某項(xiàng)任務(wù)。
大多數(shù)FPGA芯片是基于 SRAM 的結(jié)構(gòu)的， 而 SRAM 單元中的數(shù)據(jù)掉電就會丟失，因此系統(tǒng)上電后，必須要由配置電路將正確的配置數(shù)據(jù)加載到 SRAM...
UltraFAST設(shè)計方法培訓(xùn)將幫助您時序收斂階段實(shí)現(xiàn)“Sign-off” 質(zhì)量XDC約束。另外，還幫助您顯著提高時序收斂實(shí)現(xiàn)效率，無論該設(shè)計有多么復(fù)雜。
SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPI，是一種高速的，全雙工，同步的通信總線，...
時序分析是以分析時間序列的發(fā)展過程、方向和趨勢，預(yù)測將來時域可能達(dá)到的目標(biāo)的方法。此方法運(yùn)用概率統(tǒng)計中時間序列分析原理和技術(shù)，利用時序系統(tǒng)的數(shù)據(jù)相關(guān)性，...
靜態(tài)時序分析是一種驗(yàn)證方法，其基本前提是同步邏輯設(shè)計（異步邏輯設(shè)計需要制定時鐘相對關(guān)系和最大路徑延時等，這個后面會說）。靜態(tài)時序分析僅關(guān)注時序間的相對關(guān)...
靜態(tài)時序或稱靜態(tài)時序驗(yàn)證，是電子工程中，對數(shù)字電路的時序進(jìn)行計算、預(yù)計的工作流程，該流程不需要通過輸入激勵的方式進(jìn)行仿真。
時序分析的主要對象是：在REG2中，時鐘信號CLK經(jīng)過路徑③的有效沿，與從REG1寄存器輸出的數(shù)據(jù)經(jīng)過路徑①到達(dá)REG2的D端時的關(guān)系。
靜態(tài)時序分析中的“靜態(tài)”一詞，暗示了這種時序分析是一種與輸入激勵無關(guān)的方式進(jìn)行的，并且其目的是通過遍歷所有傳輸路徑，尋找所有輸入組合下電路的最壞延遲情況...
本課程前期是基礎(chǔ)理論的講解，后期是結(jié)合經(jīng)驗(yàn)和項(xiàng)目實(shí)踐提煉的主要內(nèi)容，圍繞抗干擾和工程實(shí)現(xiàn)進(jìn)行原理闡述，省去了復(fù)雜的公式推導(dǎo)過程，和大家分享硬件學(xué)習(xí)經(jīng)驗(yàn)。
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整...
時序分析的主要對象是：在REG2中，時鐘信號CLK經(jīng)過路徑③的有效沿，與從REG1寄存器輸出的數(shù)據(jù)經(jīng)過路徑①到達(dá)REG2的D端時的關(guān)系。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
