完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1699個(gè) 瀏覽:132286次 帖子:56個(gè)
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-27 標(biāo)簽:賽靈思功耗設(shè)計(jì) 2140 0
AMS(模擬混合信號(hào))技術(shù)賽靈思不同于其他公司的一個(gè)關(guān)鍵技術(shù),而且也是讓賽靈思客戶在市場(chǎng)取得領(lǐng)先一代競(jìng)爭(zhēng)優(yōu)勢(shì)的關(guān)鍵創(chuàng)新技術(shù)之一。賽靈思模擬市場(chǎng)營(yíng)銷經(jīng)理S...
AXI VIP設(shè)計(jì)示例 AXI接口傳輸分析
賽靈思 AXI Verification IP (AXI VIP) 是支持用戶對(duì) AXI4 和 AXI4-Lite 進(jìn)行仿真的 IP。它還可作為 AXI...
基于賽靈思Virtex 6的PCI Express高速采集卡設(shè)計(jì)
本文在研究PCIExpress協(xié)議標(biāo)準(zhǔn)及其接口技術(shù)的基礎(chǔ)上,設(shè)計(jì)了基于Virtex-6FPGA芯片的PCIExpress高速數(shù)據(jù)采集卡,實(shí)現(xiàn)了外部系統(tǒng)與...
賽靈思的產(chǎn)品和方案成為培養(yǎng)創(chuàng)新型設(shè)計(jì)人才理想的設(shè)計(jì)平臺(tái)
賽靈思是 All Programmable 半導(dǎo)體技術(shù)的全球領(lǐng)導(dǎo)者,不僅致力于開(kāi)發(fā)先進(jìn)的創(chuàng)新型器件,支持全球數(shù)萬(wàn)家用戶實(shí)現(xiàn)各種各樣的創(chuàng)新讓我們所居住的世...
2019-08-01 標(biāo)簽:賽靈思嵌入式視覺(jué)5G無(wú)線 2115 0
四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計(jì)平臺(tái)的演示
高級(jí)系統(tǒng)架構(gòu)師Paul Zoratti演示了針對(duì)四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計(jì)平臺(tái)。
2018-11-27 標(biāo)簽:賽靈思攝像頭設(shè)計(jì) 2112 0
Xilinx的2x100G MuxMapSAR參考設(shè)計(jì)
了解Xilinx的2x100G MuxMapSAR參考設(shè)計(jì),該設(shè)計(jì)在VC730 OTN測(cè)試開(kāi)發(fā)平臺(tái)上運(yùn)行。 (簡(jiǎn)明版)
2018-11-29 標(biāo)簽:賽靈思操作系統(tǒng)應(yīng)用程序 2100 0
II在Microblaze上的移植與使用專題(續(xù)3)
賽靈思的Spartan-3E Starter Kit開(kāi)發(fā)板板上載有Intel的16 MByte (128 Mbit) 并行NOR Flash,F(xiàn)LASH...
在本次研討會(huì)中,賽靈思的專家們將通過(guò)一個(gè)完整的流程案例,手把手教你如何針對(duì)一個(gè)硬件優(yōu)化的系統(tǒng)將 C 代碼進(jìn)行優(yōu)化。同時(shí)還將為您介紹 SDSoC 的一些新...
如何在設(shè)計(jì)階段考慮降低XILINX的功耗,最近Xilinx發(fā)布了不少關(guān)于使用serdes,ISERDES/OSERDES等基元設(shè)計(jì)一些很具創(chuàng)意性的接口。
賽靈思杰出工程師Ralph Witig向您講解了“云”是如何助力集中式計(jì)算,幫助數(shù)據(jù)中心滿足規(guī)模,聚集以及效率需求。
2018-11-29 標(biāo)簽:數(shù)據(jù)賽靈思云計(jì)算 2084 0
賽靈思收發(fā)器具有無(wú)與倫比的信號(hào)質(zhì)量和自動(dòng)適應(yīng)性均衡特性,能確保最高水平的信號(hào)完整性和最快的串行鏈路實(shí)現(xiàn)方案。
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
2018-11-26 標(biāo)簽:賽靈思功耗設(shè)計(jì) 2077 0
Xilinx可編程邏輯器件設(shè)計(jì)與開(kāi)發(fā)(基礎(chǔ)篇)連載36:Spartan
PlanAhead工具是Xilinx提供的一個(gè)集成的、可視化的FPGA設(shè)計(jì)工具,它可以被應(yīng)用于FPGA設(shè)計(jì)過(guò)程中的不同階段,常見(jiàn)的應(yīng)用包括用PlanAh...
FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧(9)
FPGA配置方式靈活多樣,根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存...
加入我們,成為ONEXILINX團(tuán)隊(duì)的一員。 我們正在招聘創(chuàng)新者,幫助我們開(kāi)發(fā)最先進(jìn)的All Programmable硬件和軟件技術(shù),改變世界生活和工作方式。
在Nimbix云加速工作流中實(shí)現(xiàn)FPGA開(kāi)發(fā)和運(yùn)行
在本視頻中,Nimbix的首席技術(shù)官Leo Reiter討論了使用SDAccel開(kāi)發(fā)環(huán)境和Xilinx FPGA卡在Nimbix云加速工作流中實(shí)現(xiàn)FPG...
2018-11-29 標(biāo)簽:fpga賽靈思開(kāi)發(fā) 2044 0
mMIMO有源天線單元結(jié)構(gòu)設(shè)計(jì)
AAU中的天線的性能特征包括增益、等效全向輻射功率(EIRP)、旁瓣電平、轉(zhuǎn)向角和仰角傾斜。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |