鎖存器簡介

　　鎖存器（Latch）是一種對脈沖電平敏感的存儲單元電路，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。鎖存，就是把信號暫存以維持某種電平狀態(tài)。鎖存器的最主要作用是緩存，其次完成高速的控制器與慢速的外設(shè)的不同步問題，再其次是解決驅(qū)動的問題，最后是解決一個 I/O 口既能輸出也能輸入的問題。鎖存器是利用電平控制數(shù)據(jù)的輸入，它包括不帶使能控制的鎖存器和帶使能控制的鎖存器。

鎖存器百科

　　鎖存器（Latch）是一種對脈沖電平敏感的存儲單元電路，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。鎖存，就是把信號暫存以維持某種電平狀態(tài)。鎖存器的最主要作用是緩存，其次完成高速的控制器與慢速的外設(shè)的不同步問題，再其次是解決驅(qū)動的問題，最后是解決一個 I/O 口既能輸出也能輸入的問題。鎖存器是利用電平控制數(shù)據(jù)的輸入，它包括不帶使能控制的鎖存器和帶使能控制的鎖存器。

　　原理

　　CMOS反相器的功能是可以使輸出獲得跟輸入相反的邏輯值，那如果把兩個反相器的輸入跟輸出連接在一起會出現(xiàn)什么情況呢？我們來看下圖，假設(shè)某個時刻反相器A的輸入是1，那么其輸出會是0；因?yàn)锳的輸出連接到B的輸入端，即反相器B的輸入為0，那么其輸出會變?yōu)?；又因?yàn)锽的輸出連接到A的輸入端，即B輸出的1反饋回A的輸入，對剛才假設(shè)的“A的輸入為1”進(jìn)行了確認(rèn)和加強(qiáng)。此時A的輸入確實(shí)為1，按A和B的輸入輸出連接關(guān)系，又走了一遍剛才的路程，如此循環(huán)，結(jié)果是反相器A的輸出穩(wěn)定為0，反相器B的輸出穩(wěn)定為1。這個結(jié)構(gòu)的電路有兩個穩(wěn)定的狀態(tài)，一般稱之為雙穩(wěn)態(tài)電路?？梢婎愃频碾p穩(wěn)態(tài)電路可以穩(wěn)定地保持其節(jié)點(diǎn)中的值（數(shù)據(jù)），具有記憶功能，這就是鎖存器工作的原理。

　　從上面介紹可看出，首尾相接的兩個反相器構(gòu)成了互相反饋耦合的形態(tài)，這就是鎖存器的基本電路結(jié)構(gòu)。但是這里是基于一個假設(shè)，假設(shè)反相器A的輸入為1，那么它的輸出為0，兩個反相器連在一起通過互相反饋加強(qiáng)，則能保持0和1兩個值。如果沒有這個假設(shè)，它能保存的值將是不確定的。這類似于“雞生蛋還是蛋生雞”的謎局，要將此電路當(dāng)鎖存器使用，就必須打破這個“是輸入先有0，還是輸出先反饋回1”的僵局。于是給它加了兩個輸入端，由于反相器只有1個輸入，因此改用或非門來代替。電路結(jié)構(gòu)如下圖，根據(jù)或非門“只要有一個輸入為1，其輸出就為0”的特性，當(dāng)R為1時，雖然有反饋存在，也可以強(qiáng)制輸出Q=0；當(dāng)S為1時，則強(qiáng)制輸出Q=1。這就是R-S鎖存器，R意為Reset，清零的意思；S意為Set，置1的意思。

　　R-S鎖存器的結(jié)構(gòu)是最基本的鎖存結(jié)構(gòu)，實(shí)際應(yīng)用中一般會進(jìn)行各種改造和擴(kuò)展，至少會加一個輸入端作為控制信號，該信號有效時，鎖存器能持續(xù)地輸入、輸出數(shù)據(jù)。其控制信號一般為高電平，因此鎖存器是一種對脈沖電平敏感的存儲單元電路，可以在特定輸入脈沖電平作用下改變狀態(tài)。鎖存器的最主要作用是緩存，除了特殊用途如異步電路或很簡單的邏輯，其他場合已經(jīng)很少直接應(yīng)用鎖存器，因?yàn)槠浣Y(jié)構(gòu)簡單而且對電平敏感，不適合在主流的對時鐘敏感的集成電路中應(yīng)用。一般都是使用以鎖存器為基礎(chǔ)的觸發(fā)器或寄存器。

　　鎖存器的最主要作用

　　1：緩存、

　　2：完成高速的控制其與慢速的外設(shè)的不同步問題、

　　3：是解決驅(qū)動的問題（提供的電流比51IO口輸出電流大）

　　4：拓展I/O口（可以很猥瑣的用鎖存器冪疊加方法，即鎖存器的Q再接鎖存器~ 實(shí)現(xiàn)IO口的無限拓展···）

　　鎖存器應(yīng)用實(shí)例

　　I/O口復(fù)用：當(dāng)單片機(jī)連接片外存儲器時，要接上鎖存器，這是為了實(shí)現(xiàn)地址的復(fù)用。假設(shè)，MCU 端口其中的 8 路的 I/O 管腳既要用于地址信號又要用于數(shù)據(jù)信號，這時就可以用鎖存器先將地址鎖存起來。（具體操作：先送地址信息，由ＡＬＥ使能鎖存器將地址信息鎖存在外設(shè)的地址端，然后送數(shù)據(jù)信息和讀寫使能信號，在指定的地址進(jìn)行讀寫操作）

　　如果單片機(jī)的總線接口只作一種用途，不需要接鎖存器；如果單片機(jī)的總線接口要作兩種用途，就要用到鎖存器。例如：一個I/O口要控制兩個 LED，對第一個 LED 送數(shù)據(jù)時，“打開”第一個鎖存器而“鎖住”第二個鎖存器，使第二個 LED 上的數(shù)據(jù)不變。對第二個 LED 送數(shù)據(jù)時，“打開”第二個鎖存器而“鎖住”第一個鎖存器，使第一個 LED 上的數(shù)據(jù)不變。如果單片機(jī)的一個口要做三種用途，則可用三個鎖存器，操作過程相似。就這一種用法而言，可以把鎖存器視為單片機(jī)的 I/O 口的擴(kuò)展器。

　　74HC573引腳分布圖

　　由上邊這個真值表可以看出：OE為高時，輸出始終為高阻態(tài)，此時芯片處于不可控制狀態(tài)，所以在一般應(yīng)用中，我們必須將OE接低電平。

　　LE則是輸出端狀態(tài)改變使能端，當(dāng)LE為低電平，輸出端Q始終保持上一次存儲的信號（從D端輸入），當(dāng)LE為高電平時，Q緊隨D的狀態(tài)變化，并將D的狀態(tài)鎖存。

　　也就是說當(dāng)鎖存使能端LE為高時，這些器件的鎖存對于數(shù)據(jù)是透明的（也就是說輸出同步）。當(dāng)鎖存使能變低時，符合建立時間和保持時間的數(shù)據(jù)會被鎖存。

　　另外：對鎖存器的輸入是和標(biāo)準(zhǔn) CMOS 輸出兼容的；若再加上上拉電阻，他們能和 LS/ALSTTL 輸出兼容。

　　鎖存器的電路連接及使用詳解：

　　（結(jié)合上面的鎖存器引腳說明）

　　0：vcc gnd 供電不用多說吧？

　　1：OE接地

　　2：D0-D7接我們的信號發(fā)射端 （一般為單片機(jī)用來傳輸數(shù)據(jù)的I/O口）

　　3：Q0-Q7接我們要接受信息的終端（數(shù)碼管，液晶，or anyother device）

　　4：LE接一個I/O口（此I/O腳可視為鎖存器 鎖存功能 的開關(guān)，高電平為更新Q端信號（要更新的信號從D輸入）低電平則不更新）

　　鎖存器，觸發(fā)器，寄存器和緩沖器的區(qū)別

　　一、鎖存器

　　鎖存器（latch）---對脈沖電平敏感，在時鐘脈沖的電平作用下改變狀態(tài)鎖存器是電平觸發(fā)的存儲單元，數(shù)據(jù)存儲的動作取決于輸入時鐘（或者使能）信號的電平值，僅當(dāng)鎖存器處于使能狀態(tài)時，輸出才會隨著數(shù)據(jù)輸入發(fā)生變化。

　　鎖存器不同于觸發(fā)器，它不在鎖存數(shù)據(jù)時，輸出端的信號隨輸入信號變化，就像信號通過一個緩沖器一樣；一旦鎖存信號起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號不起作用。鎖存器也稱為透明鎖存器，指的是不鎖存時輸出對于輸入是透明的。

　　鎖存器（latch）：我聽過的最多的就是它是電平觸發(fā)的，呵呵。鎖存器是電平觸發(fā)的存儲單元，數(shù)據(jù)存儲的動作取決于輸入時鐘（或者使能）信號的電平值，當(dāng)鎖存器處于使能狀態(tài)時，輸出才會隨著數(shù)據(jù)輸入發(fā)生變化。（簡單地說，它有兩個輸入，分別是一個有效信號EN，一個輸入數(shù)據(jù)信號DATA_IN，它有一個輸出Q，它的功能就是在EN有效的時候把DATA_IN的值傳給Q，也就是鎖存的過程）。

　　應(yīng)用場合：數(shù)據(jù)有效遲后于時鐘信號有效。這意味著時鐘信號先到，數(shù)據(jù)信號后到。在某些運(yùn)算器電路中有時采用鎖存器作為數(shù)據(jù)暫存器。

　　缺點(diǎn)：時序分析較困難。

　　不要鎖存器的原因有二：1、鎖存器容易產(chǎn)生毛刺，2、鎖存器在ASIC設(shè)計(jì)中應(yīng)該說比ff要簡單，但是在FPGA的資源中，大部分器件沒有鎖存器這個東西，所以需要用一個邏輯門和ff來組成鎖存器，這樣就浪費(fèi)了資源。

　　優(yōu)點(diǎn)：面積小。鎖存器比FF快，所以用在地址鎖存是很合適的，不過一定要保證所有的latch信號源的質(zhì)量，鎖存器在CPU設(shè)計(jì)中很常見，正是由于它的應(yīng)用使得CPU的速度比外部IO部件邏輯快許多。latch完成同一個功能所需要的門較觸發(fā)器要少，所以在asic中用的較多。 二、觸發(fā)器

　　觸發(fā)器（Flip-Flop，簡寫為 FF），也叫雙穩(wěn)態(tài)門，又稱雙穩(wěn)態(tài)觸發(fā)器。是一種可以在兩種狀態(tài)下運(yùn)行的數(shù)字邏輯電路。觸發(fā)器一直保持它們的狀態(tài)，直到它們收到輸入脈沖，又稱為觸發(fā)。當(dāng)收到輸入脈沖時，觸發(fā)器輸出就會根據(jù)規(guī)則改變狀態(tài)，然后保持這種狀態(tài)直到收到另一個觸發(fā)。

　　觸發(fā)器（flip-flops）電路相互關(guān)聯(lián)，從而為使用內(nèi)存芯片和微處理器的數(shù)字集成電路（IC）形成邏輯門。它們可用來存儲一比特的數(shù)據(jù)。該數(shù)據(jù)可表示音序器的狀態(tài)、計(jì)數(shù)器的價值、在計(jì)算機(jī)內(nèi)存的ASCII字符或任何其他的信息。

　　有幾種不同類型的觸發(fā)器（flip-flops）電路具有指示器，如T（切換）、S-R（設(shè)置/重置）J-K（也可能稱為Jack Kilby）和D（延遲）。典型的觸發(fā)器包括零個、一個或兩個輸入信號，以及時鐘信號和輸出信號。一些觸發(fā)器還包括一個重置當(dāng)前輸出的明確輸入信號。第一個電子觸發(fā)器是在1919年由W.H.Eccles和F.W.Jordan發(fā)明的。

　　觸發(fā)器（flip-flop）---對脈沖邊沿敏感，其狀態(tài)只在時鐘脈沖的上升沿或下降沿的瞬間改變。

　　T觸發(fā)器（Toggle Flip-Flop，or Trigger Flip-Flop）設(shè)有一個輸入和輸出，當(dāng)時鐘頻率由0轉(zhuǎn)為1時，如果T和Q不相同時，其輸出值會是1。輸入端T為1的時候，輸出端的狀態(tài)Q發(fā)生反轉(zhuǎn)；輸入端T為0的時候，輸出端的狀態(tài)Q保持不變。把JK觸發(fā)器的J和K輸入點(diǎn)連接在一起，即構(gòu)成一個T觸發(fā)器。

　　應(yīng)用場合：時鐘有效遲后于數(shù)據(jù)有效。這意味著數(shù)據(jù)信號先建立，時鐘信號后建立。在CP上升沿時刻打入到寄存器。

　　三、寄存器

　　寄存器（register）：用來存放數(shù)據(jù)的一些小型存儲區(qū)域，用來暫時存放參與運(yùn)算的數(shù)據(jù)和運(yùn)算結(jié)果，它被廣泛的用于各類數(shù)字系統(tǒng)和計(jì)算機(jī)中。其實(shí)寄存器就是一種常用的時序邏輯電路，但這種時序邏輯電路只包含存儲電路。寄存器的存儲電路是由鎖存器或觸發(fā)器構(gòu)成的，因?yàn)橐粋€鎖存器或觸發(fā)器能存儲1位二進(jìn)制數(shù)，所以由N個鎖存器或觸發(fā)器可以構(gòu)成N位寄存器。 工程中的寄存器一般按計(jì)算機(jī)中字節(jié)的位數(shù)設(shè)計(jì)，所以一般有8位寄存器、16位寄存器等。

　　對寄存器中的觸發(fā)器只要求它們具有置1、置0的功能即可，因而無論是用同步RS結(jié)構(gòu)觸發(fā)器，還是用主從結(jié)構(gòu)或邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，都可以組成寄存器。一般由D觸發(fā)器組成，有公共輸入/輸出使能控制端和時鐘，一般把使能控制端作為寄存器電路的選擇信號，把時鐘控制端作為數(shù)據(jù)輸入控制信號。

　　寄存器的應(yīng)用

　　1. 可以完成數(shù)據(jù)的并串、串并轉(zhuǎn)換；

　　2.可以用做顯示數(shù)據(jù)鎖存器：許多設(shè)備需要顯示計(jì)數(shù)器的記數(shù)值，以8421BCD碼記數(shù)，以七段顯示器顯示，如果記數(shù)速度較高，人眼則無法辨認(rèn)迅速變化的顯示字符。在計(jì)數(shù)器和譯碼器之間加入一個鎖存器，控制數(shù)據(jù)的顯示時間是常用的方法。

　　3.用作緩沖器；

　　4. 組成計(jì)數(shù)器：移位寄存器可以組成移位型計(jì)數(shù)器，如環(huán)形或扭環(huán)形計(jì)數(shù)器。

　　四、移位寄存器

　　移位寄存器：具有移位功能的寄存器稱為移位寄存器。

　　寄存器只有寄存數(shù)據(jù)或代碼的功能。有時為了處理數(shù)據(jù)，需要將寄存器中的各位數(shù)據(jù)在移位控制信號作用下，依次向高位或向低位移動1位。移位寄存器按數(shù)碼移動方向分類有左移，右移，可控制雙向（可逆）移位寄存器；按數(shù)據(jù)輸入端、輸出方式分類有串行和并行之分。除了D邊沿觸發(fā)器構(gòu)成移位寄存器外，還可以用諸如JK等觸發(fā)器構(gòu)成移位寄存器。