完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > design
design,中文是設(shè)計之意,即“設(shè)想和計劃,設(shè)想是目的,計劃是過程安排”,通常指有目標(biāo)和計劃的創(chuàng)作行為、活動。在這個競爭激烈的數(shù)字化信息時代,企業(yè)建立自己的網(wǎng)站已經(jīng)刻不容緩。
文章:47個 瀏覽:46278次 帖子:214個
Design Rule設(shè)計規(guī)則是關(guān)系到一個PCB設(shè)計成敗的關(guān)鍵
在PCB設(shè)計中,Design Rule設(shè)計規(guī)則是關(guān)系到一個PCB設(shè)計成敗的關(guān)鍵。所有設(shè)計師的意圖,對于設(shè)計的功能體現(xiàn)都通過設(shè)計規(guī)則這個靈魂來驅(qū)動和實現(xiàn)。...
XDMA/PCIE IP的定制和Block Design的搭建
上一篇內(nèi)容我們已經(jīng)對PCIE協(xié)議進(jìn)行了粗略的講解。那么不明白具體的PCIE協(xié)議,我們就不能在FPGA中使用PCIE來進(jìn)行高速數(shù)據(jù)傳輸了嗎?答案是否定的。...
StarRC教程-如何基于Dummy/Metal Fill GDS抽取寄生RC文件
Metal Fill或者說Dummy Metal對Timing是有影響的,在比較老的工藝、規(guī)模比較小的Design中影響是比較小的,甚至不考慮它們對于T...
簡單介紹optimize的內(nèi)容以及它的一些實際運用
很多人腦海里浮現(xiàn)的是左邊呈倒金字塔形的這張吧,認(rèn)為每前進(jìn)一步就會修掉一些violation。其實則不然,右邊那張才是更合理化的趨勢圖。工具P&R的核心,...
巧用Room設(shè)置特定區(qū)域里的線寬規(guī)則
在PCB設(shè)計中,Design Rule設(shè)計規(guī)則是關(guān)系到一個PCB設(shè)計成敗的關(guān)鍵。所有設(shè)計師的意圖,對于設(shè)計的功能體現(xiàn)都通過設(shè)計規(guī)則這個靈魂來驅(qū)動和實現(xiàn)。...
如何在Vivado Design Suite 中進(jìn)行IP加密
此視頻概述了Vivado Design Suite中的IP加密。 它涵蓋了IP加密工具流程,如何準(zhǔn)備加密IP以及如何在Vivado中運行加密工具。
用Elaborated Design優(yōu)化RTL的代碼
在Vivado FlowNavigator中有一個Elaborated Design,如下圖所示,屬于RTL Analysis這一步對應(yīng)的設(shè)計??赡芎芏?..
如何使用Vivado Design Suite IP Integrator的調(diào)試AXI接口
了解如何使用Vivado Design Suite IP Integrator有效地調(diào)試AXI接口。 本視頻介紹了如何使用該工具的好處,所需的調(diào)試步驟和演示。
Vivado Design Suite搭配版本控制系統(tǒng)進(jìn)行使用
了解將Vivado Design Suite與版本控制系統(tǒng)配合使用的最佳實踐。 修訂控制系統(tǒng)用于嚴(yán)格控制復(fù)雜工具編輯的質(zhì)量; 允許開發(fā)人員在保護(hù)現(xiàn)有...
2018-11-20 標(biāo)簽:控制系統(tǒng)賽靈思design 4131 0
了解report_design_analysis,這是一個新的Vivado報告命令,可以獨特地了解時序和復(fù)雜性特征,這些特性對于分析時序收斂問題很有價值。
Vivado Design Suite 2015.3新增量編譯功能介紹
了解Vivado實現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動增量編譯流程。
Vivado Design Suite 2016中的新功能介紹
新的器件支持包括:Kintex?UltraScale+?,Zynq?UltraScale+ MPSoC和所有Vivado HLx版本的單核Zynq-70...
Vivado Design Suite 2015.3的新功能介紹
了解Vivado實現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動增量編譯流程。
如何在Qt Design Studio中創(chuàng)建連接和狀態(tài)
在Qt Design Studio中可以使用對話框創(chuàng)建應(yīng)用軟件UI的動態(tài)行為。在該工具中,有兩種方式創(chuàng)建應(yīng)用軟件動態(tài)行為。
Vivado Design Suite設(shè)計套件的UltraFast設(shè)計方法的介紹
UltraFast設(shè)計方法對您在Vivado Design Suite中的成功至關(guān)重要。 介紹UltraFast for Vivado并了解可用的材料...
Design 反相器(DV)是任何產(chǎn)品開發(fā)中必不可少的步驟。 作為質(zhì)量測試的一部分,DV確保設(shè)計的產(chǎn)品是與預(yù)期的產(chǎn)品spec相同。 不幸的是,許多設(shè)計項...
Altium如何為您的汽車電子設(shè)計保駕護(hù)航?
在汽車電子行業(yè),隨著智能化便捷性要求越來越高,以及信息互聯(lián)的緊密性時效性程度越來越嚴(yán)格, 為保障一臺汽車以及它所關(guān)聯(lián)的整個系統(tǒng)(包括車聯(lián)網(wǎng))的高效有序運...
Congestion修復(fù)實例及腳本分享-加Blockage array/keepout margin
分享一個Congestion的示例與解決這個Congestion用的2種方法以及對應(yīng)的效果。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |