一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      標(biāo)簽　>　fpga設(shè)計

      fpga設(shè)計

      fpga設(shè)計

      +關(guān)注9人關(guān)注

      FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。

      文章：348個 瀏覽：27039次 帖子：90個

      fpga設(shè)計技術(shù)

      FPGA設(shè)計面臨的挑戰(zhàn)和解決方案

      設(shè)計可靠的可編程邏輯門陣列（FPGA）對于不容故障的系統(tǒng)來說是一項具有挑戰(zhàn)性的任務(wù)。本文介紹FPGA設(shè)計的復(fù)雜性，重點關(guān)注如何在提高可靠性的同時管理隨之...

      2024-08-06 標(biāo)簽：FPGAFPGA設(shè)計可編程邏輯門陣列 768 0

      基于FPGA的AES256光纖加密設(shè)計案例實現(xiàn)

      基于FPGA的AES256光纖加密設(shè)計案例實現(xiàn)

      近年來，信息安全應(yīng)用于生活中的各個領(lǐng)域.在光通信系統(tǒng)中，往往對速率有著較高的追求。其中對光模塊，光纖通信中的傳輸算法，傳輸?shù)哪Ｊ揭约肮獠ǘ芜x取有密切關(guān)聯(lián)。

      2024-05-10 標(biāo)簽：FPGA收發(fā)器FPGA設(shè)計 2168 0

      使用Altera Interface Planner高效設(shè)計FPGA引腳布局

      使用Altera Interface Planner高效設(shè)計FPGA引腳布局

      Altera Interface Planner 用于探索設(shè)備的外設(shè)架構(gòu)，并高效地分配接口。通過實時進(jìn)行擬合和合法性檢查，防止非法引腳分配。

      2024-03-22 標(biāo)簽：pcbFPGA設(shè)計Altera 3075 0

      FPGA設(shè)計的IP和算法應(yīng)用綜述

      FPGA設(shè)計的IP和算法應(yīng)用綜述

      IP(Intelligent Property) 核是具有知識產(chǎn)權(quán)核的集成電路芯核總稱，是經(jīng)過反復(fù)驗證過的、具有特定功能的宏模塊，與芯片制造工藝無關(guān)，可...

      2024-03-07 標(biāo)簽：FPGA設(shè)計寄存器EDA工具 1642 0

      請問create_generated_clock該怎么使用呢？

      請問create_generated_clock該怎么使用呢？

      FPGA設(shè)計中，生成時鐘分為兩大類：自動生成時鐘和用戶生成時鐘。

      2024-01-25 標(biāo)簽：FPGA設(shè)計PLL電路 3080 0

      異步復(fù)位異步釋放會有什么問題？FPGA異步復(fù)位為什么要同步釋放呢？

      異步復(fù)位異步釋放會有什么問題？FPGA異步復(fù)位為什么要同步釋放呢？

      一般來說，復(fù)位信號有效后會保持比較長一段時間，確保 register 被復(fù)位完成。但是復(fù)位信號釋放時，因為其和時鐘是異步的關(guān)系，我們不知道它會在什么時刻被釋放。

      2024-01-24 標(biāo)簽：FPGA設(shè)計狀態(tài)機(jī)FDR 2022 0

      淺析FPGA的調(diào)試-內(nèi)嵌邏輯分析儀(SignalTap)原理及實例

      淺析FPGA的調(diào)試-內(nèi)嵌邏輯分析儀(SignalTap)原理及實例

      對于FPGA調(diào)試，主要以Intel FPGA為例，在win10 Quartus ii 17.0環(huán)境下進(jìn)行仿真和調(diào)試，開發(fā)板類型EP4CE15F17。

      2024-01-12 標(biāo)簽：FPGA設(shè)計寄存器狀態(tài)機(jī) 3197 0

      跨時鐘域的解決方案

      跨時鐘域的解決方案

      在很久之前便陸續(xù)談過亞穩(wěn)態(tài)，F(xiàn)IFO，復(fù)位的設(shè)計。本次亦安做一個簡單的總結(jié)，從宏觀上給大家展示跨時鐘域的解決方案。

      2024-01-08 標(biāo)簽：FPGA設(shè)計fifoCDC 1129 0

      怎樣減少路徑上的LUT個數(shù)使速度更快呢？

      怎樣減少路徑上的LUT個數(shù)使速度更快呢？

      對FPGA設(shè)計而言如果想速度更快則應(yīng)當(dāng)努力減少路徑上LUT的個數(shù)，而不是邏輯級數(shù)。

      2023-12-27 標(biāo)簽：FPGA設(shè)計LUT 976 0

      FPGA設(shè)計技巧—多時鐘域和異步信號處理解決方案

      FPGA設(shè)計技巧—多時鐘域和異步信號處理解決方案

      有一個有趣的現(xiàn)象，眾多數(shù)字設(shè)計特別是與FPGA設(shè)計相關(guān)的教科書都特別強(qiáng)調(diào)整個設(shè)計最好采用唯一的時鐘域。

      2023-12-22 標(biāo)簽：FPGA設(shè)計信號處理同步器 1957 0

      【Soc級系統(tǒng)防御】Soc硬件木馬與電子鏈學(xué)習(xí)

      【Soc級系統(tǒng)防御】Soc硬件木馬與電子鏈學(xué)習(xí)

      隨著尖端工藝的代工成本和現(xiàn)代片上系統(tǒng)（system-on-a-chip，SoC）平臺設(shè)計復(fù)雜性的不斷提高，曾經(jīng)局限于一個國家甚至一家公司的IC供應(yīng)鏈已經(jīng)...

      2023-11-20 標(biāo)簽：處理器FPGA設(shè)計場效應(yīng)晶體管 1910 0

      如何設(shè)計一個參數(shù)化的數(shù)據(jù)選擇器

      如何設(shè)計一個參數(shù)化的數(shù)據(jù)選擇器

      在FPGA設(shè)計中，大部分情況下我們都得使用到數(shù)據(jù)選擇器。并且為了設(shè)計參數(shù)化，可調(diào)，通常情況下我們需要一個參數(shù)可調(diào)的數(shù)據(jù)選擇器，比如M選1，M是可調(diào)的參數(shù)。

      2023-11-20 標(biāo)簽：FPGA設(shè)計Verilog數(shù)據(jù)選擇器 1347 0

      blue-ethernet高性能FPGA網(wǎng)絡(luò)數(shù)據(jù)包處理項目簡介

      blue-ethernet高性能FPGA網(wǎng)絡(luò)數(shù)據(jù)包處理項目簡介

      blue-ethernet項目使用Bluespec SystemVerilog(BSV)硬件描述語言實現(xiàn)了一系列在FPGA上加速網(wǎng)絡(luò)數(shù)據(jù)包處理的硬件模塊。

      2023-11-13 標(biāo)簽：FPGA設(shè)計以太網(wǎng)UDP協(xié)議 1599 0

      AMD -Xilinx FPGA功耗優(yōu)化設(shè)計簡介

      仔細(xì)檢查一下設(shè)計中的PLL，是不是可以把兩個PLL整合為一個；或者是否可以對時鐘頻率做一些“整合”，盡量減少時鐘頻率數(shù)量，從而省去一個PLL。如果可以，...

      2023-11-12 標(biāo)簽：amdFPGA設(shè)計存儲器 999 0

      FIFO為什么不能正常工作？

      FIFO為什么不能正常工作？

      FIFO為什么不能正常工作？復(fù)位信號有效長度不夠，接口時序不匹配，可看下面這篇文章。 本文將介紹： 非DFX工程如何確保異步FIFO自帶的set_max...

      2023-11-02 標(biāo)簽：fpgaFPGA設(shè)計fifo 1541 0

      如何優(yōu)化FPGA HLS設(shè)計呢？

      如何優(yōu)化FPGA HLS設(shè)計呢？

      用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計性能。

      2023-10-30 標(biāo)簽：arm濾波器FPGA設(shè)計 1235 0

      FPGA設(shè)計是否需要學(xué)習(xí)SystemVerilog

      FPGA設(shè)計是否需要學(xué)習(xí)SystemVerilog

      Verilog和System Verilog是同一硬件描述語言（HDL）的同義名稱。

      2023-10-26 標(biāo)簽：FPGA設(shè)計仿真器HDL語言 1105 0

      FPGA零基礎(chǔ)之Vivado-超聲波驅(qū)動設(shè)計

      FPGA零基礎(chǔ)之Vivado-超聲波驅(qū)動設(shè)計

      聲音是我們?nèi)粘Ｉ钪胁豢扇鄙俚囊环N信號，在傳遞信息的同時，也在生活中的各個領(lǐng)域有較多的應(yīng)用。

      2023-10-18 標(biāo)簽：驅(qū)動器FPGA設(shè)計接收器 1147 0

      如何在FPGA設(shè)計環(huán)境中加入時序約束？

      如何在FPGA設(shè)計環(huán)境中加入時序約束？

      在給FPGA做邏輯綜合和布局布線時，需要在工具中設(shè)定時序的約束。通常，在FPGA設(shè)計工具中都FPGA中包含有4種路徑：從輸入端口到寄存器，從寄存器到寄存...

      2023-10-12 標(biāo)簽：fpgaFPGA設(shè)計時鐘 1666 0

      如何使用Power Design Manager(PDM)進(jìn)行功耗評估？

      如何使用Power Design Manager(PDM)進(jìn)行功耗評估？

      在基于FPGA和 SoC器件的產(chǎn)品設(shè)計過程中，從器件選擇到系統(tǒng)級電源設(shè)計、散熱設(shè)計，電源功率估算對于設(shè)計方案確定至關(guān)重要；早

      2023-10-08 標(biāo)簽：電源設(shè)計FPGA設(shè)計PDM 2502 0

      相關(guān)標(biāo)簽

      相關(guān)話題

      換一批
      • Protues
        Protues
        +關(guān)注
        Proteus軟件是英國Lab Center Electronics公司出版的EDA工具軟件（該軟件中國總代理為廣州風(fēng)標(biāo)電子技術(shù)有限公司）。它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機(jī)及外圍器件。
      • 靜電防護(hù)
        靜電防護(hù)
        +關(guān)注
        為防止靜電積累所引起的人身電擊、火災(zāi)和爆炸、電子器件失效和損壞，以及對生產(chǎn)的不良影響而采取的防范措施。其防范原則主要是抑制靜電的產(chǎn)生，加速靜電泄漏，進(jìn)行靜電中和等。
      • Altium Designer
        Altium Designer
        +關(guān)注
      • FPGA芯片
        FPGA芯片
        +關(guān)注
        FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
      • ArduBlock
        ArduBlock
        +關(guān)注
        ArduBlock軟件是Arduino官方編程環(huán)境的第三方軟件，目前必須依附于Arduino軟件下運行，區(qū)別于Arduino文本式編程環(huán)境，ArduBlock是以圖形化積木搭建的方式編程的，這樣的方式會使編程的可視化和交互性加強(qiáng)，編程門檻降低，即使沒有編程經(jīng)驗的人也可以嘗試給Arduino控制器編寫程序。
      • AD10
        AD10
        +關(guān)注
      • 識別
        識別
        +關(guān)注
      • FPGA開發(fā)板
        FPGA開發(fā)板
        +關(guān)注
        FPGA開發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來實現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限，汽車工業(yè)正面臨新的設(shè)計挑戰(zhàn)。過去汽車電子產(chǎn)品的開發(fā)周期是漫長的，而許多汽車制造商現(xiàn)正致力于在更短的時間內(nèi)，裝備消費者所需的新一代汽車。
      • PCB封裝
        PCB封裝
        +關(guān)注
        pcb封裝就是把 實際的電子元器件，芯片等的各種參數(shù)（比如元器件的大小，長寬，直插，貼片，焊盤的大小，管腳的長寬，管腳的間距等）用圖形方式表現(xiàn)出來，以便可以在畫pcb圖時進(jìn)行調(diào)用。
      • QUARTUS II
        QUARTUS II
        +關(guān)注
        Quartus II 是Altera公司推出的綜合性CPLD/FPGA開發(fā)軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。
      • 語音交互
        語音交互
        +關(guān)注
      • PCB封裝庫
        PCB封裝庫
        +關(guān)注
      • AD09
        AD09
        +關(guān)注
      • PDN
        PDN
        +關(guān)注
      • QuickPcb
        QuickPcb
        +關(guān)注
      • Artix-7
        Artix-7
        +關(guān)注
        　　Artix-7 系列：相對于 Spartan-6 系列而言，Artix-7 系列功耗降低了一半， 成本降低了 35%，采用小型化封裝、統(tǒng)一的 Virtex 系列架構(gòu)，能滿足低成本大批量市場的性能要求，這也正是此前 ASSP、ASIC 和低成本 FPGA 所針對的市場領(lǐng)域。
      • VHDL代碼
        VHDL代碼
        +關(guān)注
      • Protel 99 se
        Protel 99 se
        +關(guān)注
      • powerlink
        powerlink
        +關(guān)注
      • candence
        candence
        +關(guān)注
      • 面包板
        面包板
        +關(guān)注
        面包板是由于板子上有很多小插孔，專為電子電路的無焊接實驗設(shè)計制造的。由于各種電子元器件可根據(jù)需要隨意插入或拔出，免去了焊接，節(jié)省了電路的組裝時間，而且元件可以重復(fù)使用，所以非常適合電子電路的組裝、調(diào)試和訓(xùn)練。
      • AXI
        AXI
        +關(guān)注
        AXI是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA3.0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對齊的數(shù)據(jù)傳輸，同時在突發(fā)傳輸中，只需要首地址，同時分離的讀寫數(shù)據(jù)通道、并支持Outstanding傳輸訪問和亂序訪問，并更加容易進(jìn)行時序收斂。AXI是AMBA中一個新的高性能協(xié)議。
      • 特性阻抗
        特性阻抗
        +關(guān)注
        特性阻抗又稱特征阻抗，它不是直流電阻，屬于長線傳輸中的概念。特性阻抗是射頻傳輸線影響無線電波電壓、電流的幅值和相位變化的固有特性，等于各處的電壓與電流的比值，用V/I表示。在射頻電路中，電阻、電容、電感都會阻礙交變電流的流動，合稱阻抗。電阻是吸收電磁能量的，理想電容和電感不消耗電磁能量。
      • 時鐘源
        時鐘源
        +關(guān)注
        時鐘源用來為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時鐘脈沖信號。它通常由石英 晶體振蕩器和與非門組成的正反饋振蕩電路組成，其輸出送至環(huán)形脈沖發(fā)生器。
      • AD采樣
        AD采樣
        +關(guān)注
        　　AD轉(zhuǎn)換采樣頻率指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需時間的倒數(shù)，模擬量可以是電壓、電流等電信號，也可以是壓力、溫度、濕度、位移、聲音等非電信號；而AD分辨率指數(shù)字量變化一個最小量時模擬信號的變化量。
      • 驅(qū)動電流
        驅(qū)動電流
        +關(guān)注
      • Kintex-7
        Kintex-7
        +關(guān)注
        　　Kintex-7系列：Kintex-7 系列是一種新型 FPGA，能以不到 Virtex-6 系列一半的價格實現(xiàn)與其相當(dāng)性能，性價比提高了一倍，功耗降低了一半。
      • Protel DXP
        Protel DXP
        +關(guān)注
      • FPGA教程
        FPGA教程
        +關(guān)注
      • 紅外觸摸屏
        紅外觸摸屏
        +關(guān)注
      換一批

      關(guān)注此標(biāo)簽的用戶(9人)

      1114502831 宋從超 唐老鴨 taylors liult03 阮如媛 藍(lán)天之約lc undefined_c1a 三四二一

      編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題

      電機(jī)控制 DSP 氮化鎵 功率放大器 ChatGPT 自動駕駛 TI 瑞薩電子
      BLDC PLC 碳化硅 二極管 OpenAI 元宇宙 安森美 ADI
      無刷電機(jī) FOC IGBT 逆變器 文心一言 5G 英飛凌 羅姆
      直流電機(jī) PID MOSFET 傳感器 人工智能 物聯(lián)網(wǎng) NXP 賽靈思
      步進(jìn)電機(jī) SPWM 充電樁 IPM 機(jī)器視覺 無人機(jī) 三菱電機(jī) ST
      伺服電機(jī) SVPWM 光伏發(fā)電 UPS AR 智能電網(wǎng) 國民技術(shù) Microchip
      瑞薩 沁恒股份 全志 國民技術(shù) 瑞芯微 兆易創(chuàng)新 芯?？萍?/a> Altium
      德州儀器 Vishay Micron Skyworks AMS TAIYOYUDEN 納芯微 HARTING
      adi Cypress Littelfuse Avago FTDI Cirrus LogIC Intersil Qualcomm
      st Murata Panasonic Altera Bourns 矽力杰 Samtec 揚興科技
      microchip TDK Rohm Silicon Labs 圣邦微電子 安費諾工業(yè) ixys Isocom Compo
      安森美 DIODES Nidec Intel EPSON 樂鑫 Realtek ERNI電子
      TE Connectivity Toshiba OMRON Sensirion Broadcom Semtech 旺宏 英飛凌
      Nexperia Lattice KEMET 順絡(luò)電子 霍尼韋爾 pulse ISSI NXP
      Xilinx 廣瀨電機(jī) 金升陽 君耀電子 聚洵 Liteon 新潔能 Maxim
      MPS 億光 Exar 菲尼克斯 CUI WIZnet Molex Yageo
      Samsung 風(fēng)華高科 WINBOND 長晶科技 晶導(dǎo)微電子 上海貝嶺 KOA Echelon
      Coilcraft LRC trinamic
      放大器 運算放大器 差動放大器 電流感應(yīng)放大器 比較器 儀表放大器 可變增益放大器 隔離放大器
      時鐘 時鐘振蕩器 時鐘發(fā)生器 時鐘緩沖器 定時器 寄存器 實時時鐘 PWM 調(diào)制器
      視頻放大器 功率放大器 頻率轉(zhuǎn)換器 揚聲器放大器 音頻轉(zhuǎn)換器 音頻開關(guān) 音頻接口 音頻編解碼器
      模數(shù)轉(zhuǎn)換器 數(shù)模轉(zhuǎn)換器 數(shù)字電位器 觸摸屏控制器 AFE ADC DAC 電源管理
      線性穩(wěn)壓器 LDO 開關(guān)穩(wěn)壓器 DC/DC 降壓轉(zhuǎn)換器 電源模塊 MOSFET IGBT
      振蕩器 諧振器 濾波器 電容器 電感器 電阻器 二極管 晶體管
      變送器 傳感器 解析器 編碼器 陀螺儀 加速計 溫度傳感器 壓力傳感器
      電機(jī)驅(qū)動器 步進(jìn)驅(qū)動器 TWS BLDC 無刷直流驅(qū)動器 濕度傳感器 光學(xué)傳感器 圖像傳感器
      數(shù)字隔離器 ESD 保護(hù) 收發(fā)器 橋接器 多路復(fù)用器 氮化鎵 PFC 數(shù)字電源
      開關(guān)電源 步進(jìn)電機(jī) 無線充電 LabVIEW EMC PLC OLED 單片機(jī)
      5G m2m DSP MCU ASIC CPU ROM DRAM
      NB-IoT LoRa Zigbee NFC 藍(lán)牙 RFID Wi-Fi SIGFOX
      Type-C USB 以太網(wǎng) 仿真器 RISC RAM 寄存器 GPU
      語音識別 萬用表 CPLD 耦合 電路仿真 電容濾波 保護(hù)電路 看門狗
      CAN CSI DSI DVI Ethernet HDMI I2C RS-485
      SDI nas DMA HomeKit 閾值電壓 UART 機(jī)器學(xué)習(xí) TensorFlow
      Arduino BeagleBone 樹莓派 STM32 MSP430 EFM32 ARM mbed EDA
      示波器 LPC imx8 PSoC Altium Designer Allegro Mentor Pads
      OrCAD Cadence AutoCAD 華秋DFM Keil MATLAB MPLAB Quartus
      C++ Java Python JavaScript node.js RISC-V verilog Tensorflow
      Android iOS linux RTOS FreeRTOS LiteOS RT-THread uCOS
      DuerOS Brillo Windows11 HarmonyOS
      林超文PCB設(shè)計：PADS教程，PADS視頻教程 鄭振宇老師：Altium Designer教程，Altium Designer視頻教程
      張飛實戰(zhàn)電子視頻教程 朱有鵬老師：海思HI3518e教程，HI3518e視頻教程
      李增老師：信號完整性教程，高速電路仿真教程 華為鴻蒙系統(tǒng)教程，HarmonyOS視頻教程
      賽盛：EMC設(shè)計教程，EMC視頻教程 杜洋老師：STM32教程，STM32視頻教程
      唐佐林：c語言基礎(chǔ)教程，c語言基礎(chǔ)視頻教程 張飛：BUCK電源教程，BUCK電源視頻教程
      正點原子：FPGA教程，F(xiàn)PGA視頻教程 韋東山老師：嵌入式教程，嵌入式視頻教程
      張先鳳老師：C語言基礎(chǔ)視頻教程 許孝剛老師：Modbus通訊視頻教程
      王振濤老師：NB-IoT開發(fā)視頻教程 Mill老師：FPGA教程，Zynq視頻教程
      C語言視頻教程 RK3566芯片資料合集
      朱有鵬老師：U-Boot源碼分析視頻教程 開源硬件專題