完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:27250次 帖子:90個(gè)
現(xiàn)今的FPGA設(shè)計(jì)規(guī)模越來(lái)越龐大,功能越來(lái)越復(fù)雜,因此FPGA設(shè)計(jì)的每個(gè)部分都從頭開始著手是不切實(shí)際的。
2023-06-12 標(biāo)簽:fpga集成電路FPGA設(shè)計(jì) 5240 0
AMBA4—無(wú)聊的Narrow transfers介紹
AMBA總線無(wú)論FPGA還是ASIC,應(yīng)該都是比較常用的一組總線協(xié)議。
2023-06-11 標(biāo)簽:FPGA設(shè)計(jì)AMBA總線ASIC芯片 1369 0
速度-面積互換原則是貫穿FPGA設(shè)計(jì)的重要原則:速度是指工程穩(wěn)定運(yùn)行所能達(dá)到的最高時(shí)鐘頻率,通常決定了FPGA內(nèi)部寄存器的運(yùn)行時(shí)序;面積是指工程運(yùn)行所消...
2023-06-09 標(biāo)簽:fpgaFPGA設(shè)計(jì)寄存器 2187 0
基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記(一)
本文開始,我們介紹下項(xiàng)目中設(shè)計(jì)的并行LVDS高速DAC接口設(shè)計(jì),包括DAC與FPGA硬件接口設(shè)計(jì)、軟件設(shè)計(jì)等。
2023-06-07 標(biāo)簽:FPGA設(shè)計(jì)dac數(shù)模轉(zhuǎn)換器 1219 0
簡(jiǎn)易AM信號(hào)調(diào)制的FPGA實(shí)現(xiàn)過(guò)程簡(jiǎn)單講解
首先,為什么是AM信號(hào)的調(diào)制過(guò)程,是因?yàn)樵诙虝r(shí)間情況下,AM信號(hào)的實(shí)現(xiàn)相對(duì)簡(jiǎn)單,而且上述提到的幾個(gè)模塊都可以得到使用和驗(yàn)證。
2023-06-06 標(biāo)簽:AGCFPGA設(shè)計(jì)ROM 2045 0
verilog整數(shù)四則運(yùn)算的位寬考量簡(jiǎn)介
加、減 使用補(bǔ)碼時(shí),加減法可以統(tǒng)一,因而對(duì)加減不加區(qū)分,對(duì)有無(wú)符號(hào)也不加以區(qū)分。
2023-06-06 標(biāo)簽:FPGA設(shè)計(jì)Verilog 1823 0
FPGA純verilog代碼實(shí)現(xiàn)圖像縮放
本設(shè)計(jì)將常用的雙線性插值和鄰域插值算法融合為一個(gè)代碼中,通過(guò)輸入?yún)?shù)選擇某一種算法
2023-06-06 標(biāo)簽:FPGA設(shè)計(jì)RAMRGB 3207 0
多片F(xiàn)PGA之間的互連,經(jīng)常提到多路復(fù)用的概念,也經(jīng)常提到TDM的概念
2023-06-06 標(biāo)簽:FPGA設(shè)計(jì)RTL多路復(fù)用器 604 0
Lesson40圖像采集與顯示設(shè)計(jì)之FIFO的配置與使用
FIFO( First Input First Output),簡(jiǎn)單說(shuō)就是指“先進(jìn)先出”。
2023-06-06 標(biāo)簽:FPGA設(shè)計(jì)存儲(chǔ)器緩沖器 561 0
求一種FPGA實(shí)現(xiàn)圖像去霧的實(shí)現(xiàn)設(shè)計(jì)方案
本文詳細(xì)描述了FPGA實(shí)現(xiàn)圖像去霧的實(shí)現(xiàn)設(shè)計(jì)方案,采用暗通道先驗(yàn)算法實(shí)現(xiàn),并利用verilog并行執(zhí)行的特點(diǎn)對(duì)算法進(jìn)行了加速;
2023-06-05 標(biāo)簽:HDMIFPGA設(shè)計(jì)RGB 1256 0
在設(shè)計(jì)雙邊沿采樣電路(Dual-edge triggered flip-flop)之前,先從單邊沿采樣電路設(shè)計(jì)(Edge capture registe...
2023-06-05 標(biāo)簽:FPGA設(shè)計(jì)寄存器采樣電路 1946 0
RTL設(shè)計(jì)指導(dǎo)原則之面積和速度互換
一般來(lái)說(shuō),面積是一個(gè)設(shè)計(jì)所消耗的目標(biāo)器件的硬件資源數(shù)量或者ASIC芯片的面積。
2023-06-05 標(biāo)簽:FPGA設(shè)計(jì)加法器RTL 1813 0
芯片設(shè)計(jì)過(guò)程是一項(xiàng)復(fù)雜的多步驟工作,涉及從初始系統(tǒng)規(guī)格到制造的各個(gè)階段。
2023-06-05 標(biāo)簽:處理器FPGA設(shè)計(jì)RISC 2034 0
鎖存器( latch)是電平觸發(fā)的存儲(chǔ)單元,數(shù)據(jù)存儲(chǔ)的狀態(tài)取決于輸入時(shí)鐘(或者使能)信號(hào)的電平值,僅當(dāng)鎖存器處于使能狀態(tài)時(shí),輸出才會(huì)隨著數(shù)據(jù)輸入發(fā)生變化。
2023-06-02 標(biāo)簽:FPGA設(shè)計(jì)EDA工具鎖存器 4475 0
由傳輸門和兩個(gè)反相器組成一個(gè)循環(huán)電路(鎖存器),再由前后兩級(jí)鎖存器按主從結(jié)構(gòu)連接而成。
2023-06-02 標(biāo)簽:FPGA設(shè)計(jì)反相器鎖存器 5092 0
本系列整理數(shù)字系統(tǒng)設(shè)計(jì)的相關(guān)知識(shí)體系架構(gòu),為了方便后續(xù)自己查閱與求職準(zhǔn)備。在FPGA和ASIC設(shè)計(jì)中,時(shí)鐘信號(hào)的好壞很大程度上影響了整個(gè)系統(tǒng)的穩(wěn)定性,本...
2023-06-02 標(biāo)簽:驅(qū)動(dòng)器FPGA設(shè)計(jì)ASIC設(shè)計(jì) 2464 0
設(shè)計(jì)Verilog時(shí)為什么要避免Latch的產(chǎn)生呢?
鎖存器(Latch),是電平觸發(fā)的存儲(chǔ)單元,數(shù)據(jù)存儲(chǔ)的動(dòng)作取決于輸入時(shí)鐘(或者使能)信號(hào)的電平值。僅當(dāng)鎖存器處于使能狀態(tài)時(shí),輸出才會(huì)隨著數(shù)據(jù)輸入發(fā)生變化。
2023-06-02 標(biāo)簽:FPGA設(shè)計(jì)寄存器Verilog 2729 0
時(shí)鐘抖動(dòng)會(huì)影響建立時(shí)間和保持時(shí)間違例嗎?
首先,我們需要理解什么是時(shí)鐘抖動(dòng)。簡(jiǎn)而言之,時(shí)鐘抖動(dòng)(Jitter)反映的是時(shí)鐘源在時(shí)鐘邊沿的不確定性(Clock Uncertainty)。
2023-06-02 標(biāo)簽:FPGA設(shè)計(jì)時(shí)鐘抖動(dòng)STA 2642 0
深入探討在FPGA設(shè)計(jì)中要避免的10大錯(cuò)誤
本文列出了FPGA設(shè)計(jì)中常見(jiàn)的十個(gè)錯(cuò)誤。我們收集了 FPGA 工程師在其設(shè)計(jì)中犯的 10 個(gè)最常見(jiàn)錯(cuò)誤,并提供了解決方案的建議和替代方案。
2023-06-01 標(biāo)簽:FPGA設(shè)計(jì)DSP技術(shù)時(shí)鐘緩沖器 1578 0
FPGA設(shè)計(jì)中經(jīng)常犯的10個(gè)錯(cuò)誤
本文列出了FPGA設(shè)計(jì)中常見(jiàn)的十個(gè)錯(cuò)誤。我們收集了 FPGA 工程師在其設(shè)計(jì)中犯的 10 個(gè)最常見(jiàn)錯(cuò)誤,并提供了解決方案的建議和替代方案。本文假定讀者已...
2023-05-31 標(biāo)簽:fpgaFPGA設(shè)計(jì)RTL 1399 1
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |