完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12577個 瀏覽:617650次 帖子:7893個
RDMA 的一個典型用例是超聲波。在大多數(shù)情況下,超聲波利用 FPGA 等前端設備在數(shù)據(jù)到達 GPU 之前進行模數(shù)轉換。這可能是 FPGA 和 GP...
打造未來開放HPC生態(tài)系統(tǒng)的數(shù)字實驗室
HPC 應用程序包括新興的 AI、ML 和 DL 工作負載。MEEP 將使我們能夠展望未來,并在新硬件可用之前演示事情是如何工作的。這種硅前驗證將通...
芯華章高性能FPGA原型驗證系統(tǒng)實現(xiàn)設計原型自動綜合、布線和調(diào)試
過去十年,AI算法和芯片架構的不斷創(chuàng)新,以及AI市場應用規(guī)模范圍的不斷擴大,兩者互相促進,給算法、架構、軟硬件集成、芯片設計都帶來了令人激動的新機遇。
2022-07-07 標簽:fpgaAI驗證系統(tǒng) 1903 0
FPGA各位和數(shù)字IC設計崗位面試時常常會問下verilog的一些基本概念,做了下整理,面試時一定用得上!
2022-07-07 標簽:fpga寄存器數(shù)據(jù) 1766 0
基于FPGA的邊緣設備開發(fā)深度神經(jīng)網(wǎng)絡檢測程序
應用程序在應用程序處理單元 (APU) 上運行,以通過管理中斷和執(zhí)行單元之間的數(shù)據(jù)傳輸來控制系統(tǒng)。DPU 和用戶應用程序之間的連接是通過 DPU A...
嵌入式FPGA從航空航天、網(wǎng)絡和通信到人工智能等的演變
eFPGA 是一種非常強大和靈活的技術,適用于廣泛的市場和應用。隨著客戶了解如何使用 eFPGA 并不斷要求供應商支持新特性和功能以改進其價值主張,...
2022-07-09 標簽:fpga嵌入式神經(jīng)網(wǎng)絡 771 0
下面介紹使用IP核floating-point來計算對數(shù),該IP計算對數(shù)時,計算的是Ln(A)(A是輸入),如下圖所示:
集成CEVA-X2 DSP指令擴展接口的Flex Logix EFLX嵌入式FPGA芯片
Flex Logix EFLX嵌入式 FPGA 為 CEVA-X2 DSP 指令擴展實現(xiàn)可重構計算功能,以支持要求嚴苛且不斷變化的工作負載。
邊緣設備使用這些精簡的學習算法來得出有關其周圍環(huán)境的結論(稱為推理),例如動物是貓、狗還是人,或者露點的升高是否表明風暴即將來臨。隨著時間的推移,這些推...
2022-07-09 標簽:fpga物聯(lián)網(wǎng)人工智能 1085 0
Achronix Speedster7t FPGA除了在外圍Hard IP上都采用目前業(yè)內(nèi)領先的大帶寬高速率IP,在內(nèi)部的可編程邏輯的架構中也做了大量的...
Plunify 工程師設計了一種解決方案來解決性能和時序挑戰(zhàn),使用機器學習技術來關閉時序并優(yōu)化 FPGA 設計,分析過去的編譯結果以預測最佳綜合/布...
vivado搭建一個簡單PS 的工程(記得勾選uart),生成bit,導出硬件,啟動sdk,新建helloworld的工程就行。然后跑一下,看串口是否能...
在PCIe模式中,PCLK是FPGA邏輯接口,用來同步并行接口數(shù)據(jù)傳輸。在Gen1應用中推薦的PCLK時鐘為125MHz,在Gen2和Gen3中推薦的P...
單個封裝中的多個裸片構成了一個非常大的設計;除了仿真之外,沒有其他方法可以進行徹底的驗證。這種設計充其量只能模擬繁瑣,而且必要的測試數(shù)量意味著沒有模...
驗證工具與虛擬技術結合如何改進大型硬軟件系統(tǒng)的測試
Veloce 仿真平臺使用虛擬原型設計和類似虛擬實驗室的環(huán)境,允許 SoC 設計人員通過 Codelink 和 WarpCore 等工具執(zhí)行軟件調(diào)試...
成都華微科創(chuàng)板IPO!毛利率超83%, 募資15億研發(fā)高性能FPGA等
電子發(fā)燒友網(wǎng)報道(文/劉靜)近日,成都華微電子科技股份有限公司(簡稱:成都華微)科創(chuàng)板IPO問詢狀態(tài)更新,上市提速! ? 成立于2000年的成都華微,聚...
通過片上儀器和邏輯分析輕松進行FPGA和ASIC調(diào)試
隨著復雜性的增加和對探測點的訪問受限,ASIC 和 FPGA 驗證和調(diào)試變得乏味且耗時。隨著越來越多的功能集成到每個芯片中,對探測點的物理訪問變得不...
從2020.2開始,XRT提供了新的Native API,以區(qū)別行業(yè)標準OpenCL API的,在FPGA加速應用上,兩者都是可以使用的。XRT Nat...
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |