完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>
標簽 > ic設(shè)計
IC設(shè)計，Integrated Circuit Design，或稱為集成電路設(shè)計，是電子工程學和計算機工程學的一個學科，其主要內(nèi)容是運用專業(yè)的邏輯和電路設(shè)計技術(shù)設(shè)計集成電路。
文章：1287個 瀏覽：105477次 帖子：85個
UVM提供了實現(xiàn) **覆蓋驅(qū)動驗證（coverage-driven verification ，CDV）** 的框架。 CDV結(jié)合了自動測試向量生成，自...
在**數(shù)字 IC 設(shè)計**中，總是需要對一些數(shù)據(jù)進行 **大小的比較** ，例如比較兩個或者三個以上的數(shù)據(jù)的大小，接著進行排序，最終輸出等等。
國產(chǎn)EDA“夾縫”生存 集成電路設(shè)計和制造流程
EDA有著“芯片之母”稱號，一個完整的集成電路設(shè)計和制造流程主要包括工藝平臺開發(fā)、集成電路設(shè)計和集成電路制造三個階段，三個設(shè)計與制造的主要階段均需要對應...
Razavi教授在他的CMOS模擬IC設(shè)計教科書中介紹了米勒補償?shù)膬杉壏糯笃?，這是一個很經(jīng)典的結(jié)構(gòu)，里面有很多問題可以分析。
ic芯片制造中使用的主要設(shè)備有哪些 ic芯片制造的技術(shù)難點
IC（集成電路）芯片制造的基本原理是將電子器件、晶體管、電容器、電阻器等組合在一塊半導體材料（通常是硅）上，形成一個完整的電路。
是否有一種最佳的方法來進行封裝內(nèi)的Die測試以減少測試時間
在IC設(shè)計的大部分歷史中，一個封裝中都只有一個Die，或者是多芯片模塊(MCM)。
FIFO （先入先出, First In First Out ）存儲器，在 FPGA 和數(shù)字 IC 設(shè)計中非常常用。 根據(jù)接入的時鐘信號，可以分為同步 ...
為了搶占市場、擴大自身影響力，乃至提高國際地位，各大企業(yè)巨頭大大小小的收購事件頻傳。管中窺豹可見一斑，從這些收購事件中不僅可以看出各大企業(yè)的戰(zhàn)略規(guī)劃，也...
作為電子產(chǎn)業(yè)鏈上的一員，無論是芯片的設(shè)計者，生產(chǎn)者，測試者，使用者都很想了解清楚一顆芯片的成本究竟由哪幾個部分構(gòu)成。這里我來就我的理解簡要說明一下。
2016-02-16 標簽：半導體產(chǎn)業(yè)IC設(shè)計半導體芯片 2670 0
時鐘門控（Clock Gating）** 是一種在數(shù)字IC設(shè)計中某些部分不需要時關(guān)閉時鐘的技術(shù)。這里的“部分”可以是單個寄存器、模塊、子系統(tǒng)甚至整個SoC。
對于功耗估算來說，架構(gòu)階段為時過早，物理設(shè)計階段為時已晚。有一種趨勢是在項目的RTL階段分析power hot spots。與后期分析相比，基于 RTL...
改善要求苛刻的EDA計算任務(wù) 是否在優(yōu)化云計算優(yōu)勢以加快可靠性驗證？
設(shè)計的復雜性和上市時間的壓力迫使公司尋找利用可用資源的創(chuàng)新方法。云計算提供了一個可擴展且可持續(xù)的平臺，可以顯著改善要求苛刻的 EDA 計算任務(wù)（如 Ca...
半導體IC設(shè)計是什么？IC設(shè)計和芯片設(shè)計區(qū)別
半導體IC設(shè)計是什么半導體IC設(shè)計（IntegratedCircuitDesign）是指基于半導體工藝，按照一定的電路設(shè)計規(guī)則和原理，在晶片上集成多個器...
X態(tài)如何通過RTL級和門級仿真模型中的邏輯進行傳播呢？
在Verilog中，IC設(shè)計工程師使用RTL構(gòu)造和描述硬件行為。但是RTL代碼中的一些語義，并不能夠準確地為硬件行為建模。
NMOS我們通常都能看到比較好的Snap-back特性，但是實際上PMOS很難有snap-back特性，而且PMOS耐ESD的特性普遍比NMOS好，這個...
2023-10-26 標簽：串聯(lián)電阻IC設(shè)計靜電放電 2608 0
復位信號在數(shù)字電路里面的重要性僅次于時鐘信號。對一個芯片來說，復位的主要目的是使芯片電路進入一個已知的，確定的狀態(tài)。
階段1(0—t1)：在此階段，柵極電流開始對柵電容CGE充電，但是VGE<Vth，溝道未開啟。
2016 年EDA IC設(shè)計技術(shù)都有哪些最新熱點，PCB設(shè)計布線策略、走線技巧有哪些，PCB Layout及電路設(shè)計規(guī)范是怎樣的，PCB設(shè)計抗靜電方法設(shè)...
2017-01-26 標簽：ic設(shè)計eda電子設(shè)計自動化 2564 0
在ASIC設(shè)計中，項目會期望設(shè)計將代碼寫成clk-gating風格，以便于DC綜合時將寄存器綜合成clk-gating結(jié)構(gòu)，其目的是為了降低翻轉(zhuǎn)功耗。
2023-09-04 標簽：寄存器IC設(shè)計ASIC設(shè)計 2518 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟技術(shù)開發(fā)區(qū)航空路6號手機智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
