完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。
文章:306個(gè) 瀏覽:129746次 帖子:562個(gè)
VHDL的圖像傳感器TCDl206的驅(qū)動(dòng)設(shè)計(jì)
VHDL的圖像傳感器TCDl206的驅(qū)動(dòng)設(shè)計(jì) 電荷耦合器件CCD(Charge Couple Device)是集光電轉(zhuǎn)換、電荷儲(chǔ)存、電荷轉(zhuǎn)移為一體的新...
基于VHDL的4PSK的設(shè)計(jì)與實(shí)現(xiàn)
基于VHDL的4PSK的設(shè)計(jì)與實(shí)現(xiàn) 1 引言 實(shí)際通信中的許多信道都不能直接傳送基帶信號(hào),必須使用基帶信號(hào)控制載波波形的某些參量,使得這些參...
VHDL和Verilog HDL語言對(duì)比 Verilog HDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語言,并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在198...
容錯(cuò)系統(tǒng)中的自校驗(yàn)技術(shù)及實(shí)現(xiàn)方法
摘 要: 闡述了自校驗(yàn)技術(shù)在容錯(cuò)系統(tǒng)中的作用,給出了自校驗(yàn)網(wǎng)絡(luò)實(shí)現(xiàn)原理及實(shí)現(xiàn)方法,指出用VHDL語言結(jié)合FPGA/CPLD是實(shí)現(xiàn)大規(guī)模自校驗(yàn)網(wǎng)絡(luò)的有效途徑。
一種用VHDL設(shè)計(jì)實(shí)現(xiàn)的有線電視機(jī)頂盒信源發(fā)生方案
摘 要: 介紹了一種有線電視機(jī)頂盒的信源發(fā)生方案。該方案采用可編程邏輯器件來完成計(jì)算機(jī)EISA總線輸出數(shù)據(jù)的格式轉(zhuǎn)換,從而提高數(shù)據(jù)輸出速率,...
2009-06-20 標(biāo)簽:VHDL 556 0
VHDL在高速圖像采集系統(tǒng)中的應(yīng)用設(shè)計(jì)
摘要:介紹高速圖像采集系統(tǒng)的硬件結(jié)構(gòu)及工作原理,講述FPGA在圖像采集與數(shù)據(jù)存儲(chǔ)部分的VHDL模塊設(shè)計(jì),給出采集同步模塊的VHDL源程序。 關(guān)鍵
2009-06-20 標(biāo)簽:VHDL 798 0
錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)
摘 要:針對(duì)一些惡劣的電磁環(huán)境對(duì)隨機(jī)存儲(chǔ)器(RAM)電路誤碼影響的情況,根據(jù)糾錯(cuò)編碼的基本原理,提出簡(jiǎn)單實(shí)用的能檢查兩位錯(cuò)誤并自動(dòng)糾正一位錯(cuò)誤的EDAC
VHDL設(shè)計(jì)中電路簡(jiǎn)化問題的探討
摘 要:從描述方法、設(shè)計(jì)規(guī)則、邏輯函數(shù)分析了VHDL設(shè)計(jì)中容易引起電路復(fù)雜化的原因,并提出了相應(yīng)的解決方法。 &...
2009-06-20 標(biāo)簽:VHDL 1053 0
多狀態(tài)機(jī)的協(xié)同設(shè)計(jì)
隨著微電子技術(shù)的迅速發(fā)展,人們對(duì)數(shù)字系統(tǒng)的需求也在提高[ 1 ]。不僅要有完善的功能,而且對(duì)速度也提出了很高的要求。對(duì)于大部分?jǐn)?shù)字系統(tǒng),都可以劃分為控制單元
用STATECAD快速設(shè)計(jì)有限狀態(tài)機(jī)
數(shù)字系統(tǒng)通常劃分為信息處理單元和控制單元。信息單元主要進(jìn)行信息的傳輸和運(yùn)算, 而控制單元的主要任務(wù)是控制信息處理單元的微操作的順序。控制單元的
2009-06-20 標(biāo)簽:寄存器vhdl狀態(tài)機(jī) 1908 0
介紹可編程邏輯器件的開發(fā)流程,敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開發(fā)中的應(yīng)用,給出提高V...
2009-06-16 標(biāo)簽:VHDL 501 0
基于VHDL的XRD44L60驅(qū)動(dòng)時(shí)序設(shè)計(jì)
基于VHDL的XRD44L60驅(qū)動(dòng)時(shí)序設(shè)計(jì) 電荷耦合器件(Charge Coupled Devices,簡(jiǎn)稱CCD)是一種光電轉(zhuǎn)換式圖像傳感器。它利用...
2009-05-13 標(biāo)簽:vhdl 1033 0
錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)
錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn) 在一些電磁環(huán)境比較惡劣的情況下,一些大規(guī)模集成電路常常會(huì)受到干擾,導(dǎo)致不能正常工作。特別是像RAM這種利用雙穩(wěn)態(tài)進(jìn)行存儲(chǔ)的器
實(shí)驗(yàn)八、VHDL語言的組合電路設(shè)計(jì)一? 實(shí)驗(yàn)?zāi)康?掌握VHDL語言的基本結(jié)構(gòu)及設(shè)計(jì)的輸入方法。2掌握VHDL語言的組合電路設(shè)計(jì)方法。二? 實(shí)驗(yàn)設(shè)備與儀器
實(shí)驗(yàn)七、VHDL并行語句(生成語句)使用練習(xí)一? 實(shí)驗(yàn)?zāi)康?掌握VHDL語言的基本描述語句的使用方法。2掌握VHDL語言的生成語句的使用方法。二? 實(shí)
實(shí)驗(yàn)六、VHDL的基本描述語句設(shè)計(jì)一? 實(shí)驗(yàn)?zāi)康?掌握VHDL語言的基本結(jié)構(gòu)及設(shè)計(jì)的輸入方法。2掌握VHDL語言的基本描述語句的使用方法。二? 實(shí)驗(yàn)設(shè)備
vhdl是什么意思 VHDL 語言的英文全名是 Very High Speed Integrated Circuit Hardware Descrip...
2008-09-02 標(biāo)簽:vhdl 8564 1
LED控制VHDL程序與仿真分別介紹采用FPGA對(duì)LED進(jìn)行靜態(tài)和動(dòng)態(tài)顯示的數(shù)字時(shí)鐘控制程序。1. 例1:FPGA驅(qū)動(dòng)LED靜態(tài)顯示--文件名:deco...
LCD控制VHDL程序與仿真 1. FPGA驅(qū)動(dòng)LCD顯示中文字符“年”程序--文件名:lcd_driver.vhd。--功能:FGAD驅(qū)動(dòng)LCD顯示中...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |