完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1672個(gè) 瀏覽:124790次 帖子:5355個(gè)
全面講解FFT在Xilinx FPGA上的實(shí)現(xiàn)
Vivado的FFT IP核支持多通道輸入(Number of Channels)和實(shí)時(shí)更改FFT的點(diǎn)數(shù)(Run Time Configurable T...
2022-09-07 標(biāo)簽:fpgaXilinx數(shù)字信號處理 5997 0
對于AMD Xilinx而言,Vivado 2019.1之前(包括),HLS工具叫Vivado HLS,之后為了統(tǒng)一將HLS集成到Vitis里了,集成之...
大多數(shù)差分躍遷都是通過電容。P和N路徑相互耦合,增加了電容。許多躍遷在寬頻帶上具有與集總電容相同的頻率響應(yīng)。通過設(shè)計(jì),增加電感可以抵消這種過剩。
Xilinx SRL16E如何實(shí)現(xiàn)16移位寄存器
在做FPGA的開發(fā)過程中經(jīng)常會(huì)使用到移位寄存器,一般我們使用移位寄存器的目的都是為了將某個(gè)信號進(jìn)行打拍,使得時(shí)序符合我們的需求。
如何使用 AXI Interrupt Controller完成含超16次中斷的布線
本文主要講解在 PL 中從 IP 核到 PS 之間需要完成含超 16 次中斷的布線的情況下,該如何使用 AXI Interrupt Controller...
SpinalHDL運(yùn)行VCS+Vivado相關(guān)仿真
本篇文章來源于微信群中的網(wǎng)友,分享下在SpinalHDL里如何絲滑的運(yùn)行VCS跑Vivado相關(guān)仿真。自此仿真設(shè)計(jì)一體化不是問題。
Xilinx FPGA收發(fā)器參考時(shí)鐘設(shè)計(jì)要求
FPGA收發(fā)器GTX/GTH參考時(shí)鐘接口提供兩種連接方式:LVDS(如圖1所示)和LVPECL(如圖2所示)。我們在選擇晶振時(shí),至少要支持其中一種接口輸...
使用ZCU102開發(fā)板運(yùn)行xdpdma例程
本文來自AMD Xilinx實(shí)習(xí)生Shaoyi Chen及其同學(xué)Leslie Xu, 本教程將使用ZCU102開發(fā)板運(yùn)行xdpdma例程,程序可以在顯示...
ZCU106在PLDDR實(shí)現(xiàn)超低延時(shí)編碼
Xilinx提供超低延時(shí)編解碼方案,在ZCU106單板上可以驗(yàn)證。文檔MPSoC VCU TRD 2020.2 Low Latency XV20 提供了...
在 FPGA 設(shè)計(jì)進(jìn)程中,時(shí)序收斂無疑是一項(xiàng)艱巨的任務(wù)。低估這項(xiàng)任務(wù)的復(fù)雜性常常導(dǎo)致工作規(guī)劃面臨無休止的壓力。賽靈思提供了諸多工具,用于幫助縮短時(shí)序收斂...
如何在IP的kernel module里設(shè)置并使用IP interrupt
有時(shí)我們需要為官方 IP 或者自己創(chuàng)建的 IP 生成 kernel module,然后在 linux kernel space 里使用 kernel m...
淺談Ultrascale、Ultrascale+ Serdes與7 Series GTX/GTH的區(qū)別
在Serdes流行之前,芯片之間的數(shù)據(jù)傳輸主要靠低俗串行接口和并行接口,存在諸如傳輸速率低、占用IO數(shù)量多、硬件連接復(fù)雜化等弊端。Serdes的出現(xiàn)簡化...
2022-08-02 標(biāo)簽:fpgaXilinxUltraScale 6845 0
從已布線設(shè)計(jì)中提取模塊用于評估時(shí)序收斂就緒狀態(tài)
本文旨在提供一種方法,以幫助設(shè)計(jì)師判斷給定模塊是否能夠在空裸片上達(dá)成時(shí)序收斂。 如果目標(biāo)模塊無法在空裸片上達(dá)成非關(guān)聯(lián) (OOC) 時(shí)序收斂,則恐難以與...
MPSoC VCU Ctrl-SW 2020.2編碼不同Stride的YUV文件
Xilinx提供超低延時(shí)編解碼方案,并提供了全套軟件。MPSoC Video Codec Unit提供了詳細(xì)說明。其中的底層應(yīng)用軟件是VCU Contr...
MPSoC設(shè)計(jì)中USB Phy的復(fù)位信號
在Xilinx的ZCU102和ZCU106單板設(shè)計(jì)中,使用了管腳PS_MODE1作為外部USB Phy的復(fù)位信號。在MPSoC的文檔ug1085和ug1...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |