完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1667個 瀏覽:123911次 帖子:5352個
fpga開發(fā)板能做什么?fpga開發(fā)板哪個好?
FPGA(現(xiàn)場可編程門陣列)和PLC(可編程邏輯控制器)在多個方面存在顯著的區(qū)別。
Xilinx FPGA芯片擁有多個系列和型號,以滿足不同應(yīng)用領(lǐng)域的需求。以下是一些主要的Xilinx FPGA芯片系列及其特點。
【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計算加速平臺之 Versal 介紹(2)
【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計算加速平臺之 Versal 介紹,以及Versal 芯片開發(fā)流程的簡介。
【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計算加速平臺之準(zhǔn)備工作(1)
AMD Versal AI Edge 自適應(yīng)計算加速平臺之準(zhǔn)備工作,包含軟件環(huán)境、硬件環(huán)境。
AMD Xilinx 7系列FPGA的Multiboot多bit配置
Multiboot是一種在AMD Xilinx 7系列FPGA上實現(xiàn)雙鏡像(或多鏡像)切換的方案。它允許在FPGA中加載兩個不同的配置鏡像,并在需要時切換。
以上是一個比較經(jīng)典的時鐘切換電路。 根據(jù)實際使用場景的不同,時鐘切換有很多不同的實現(xiàn)方法,都可以做得非常經(jīng)典。 時鐘,復(fù)位,是數(shù)字設(shè)計里最最基本的電路,...
如何用FPGA加速神經(jīng)網(wǎng)絡(luò)
到底純FPGA適不適合這種大型神經(jīng)網(wǎng)絡(luò)的設(shè)計?這個問題其實我們不適合回答,但是FPGA廠商是的實際操作是很有權(quán)威性的,現(xiàn)在不論是Intel還是Xilin...
2024-01-24 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)Xilinx 1219 0
基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記(二)
上一篇文章我們簡單介紹了AD9129的基礎(chǔ)知識,包括芯片的重要特性,外部接口相關(guān)的信號特性等。本篇我們重點介紹下項目中FPGA與AD9129互聯(lián)的原理圖...
讀取Xilinx FPGA芯片設(shè)備標(biāo)識符的方法-DNA
每一片芯片內(nèi)部存有一個設(shè)備標(biāo)識符,xilinx把它叫做DNA,這個DNA是不可更改的,永久存在芯片里面的。
Spartan-6觸發(fā)器控制信號的扇出數(shù)量統(tǒng)計方式
Xilinx推薦對于低扇出的觸發(fā)器控制信號在代碼編寫時盡量吸收進(jìn)觸發(fā)器D輸入端之前的LUT中,并在XST的綜合屬性選項中提供配置項,讓XST綜合時自動將...
在以往的項目中,要控制FPGA內(nèi)部某個信號的值,往往是通過配置寄存器來實現(xiàn)的。其實Xilinx還提供了一個叫VIO的core,可以動態(tài)改變FPGA內(nèi)部某...
基于RFSoC FPGA的可擴(kuò)展超導(dǎo)量子計算機(jī)控制系統(tǒng)
這里,我們基于多個互相同步的XCZU29DR FPGA板開發(fā)了一個可擴(kuò)展系統(tǒng),每個單板擁有16個6.554GS/s的DAC通道和16個2.058GS/s...
2023-12-07 標(biāo)簽:fpga射頻控制系統(tǒng) 1155 0
直接在modelsim軟件內(nèi)執(zhí)行.do文件進(jìn)行仿真,不通過vivado調(diào)用modelsim,vivado僅用于生成IP核。
2023-12-04 標(biāo)簽:XilinxVivadoMODELSIM仿真 1937 0
現(xiàn)場可編程門陣列 (Field Programmable Gate Array, FPGA)也稱為現(xiàn)場可編程器件,是在 PROM ( Programma...
明德?lián)PPCIE開發(fā)板系列XILINX-K7試用體驗-第二篇
本文為明德?lián)P原創(chuàng)文章,轉(zhuǎn)載請注明出處!作者:Vito 明德?lián)PPCIE開發(fā)板系列XILINX-K7試用體驗-第二篇 第二周的試用計劃是實現(xiàn)常見低速協(xié)議(U...
Xilinx FPGA從spi flash啟動配置數(shù)據(jù)時的地址問題
fpga 上電時,默認(rèn)是從 flash 的 0x00 地址開始讀數(shù)據(jù)。如 UG470 文檔 page144 描述
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |