完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1667個(gè) 瀏覽:123911次 帖子:5352個(gè)
簡(jiǎn)述Xilinx 7系列FPGA芯片相關(guān)知識(shí)
Xilinx 7系列芯片應(yīng)用非常廣泛,具有成本低、性能強(qiáng)悍、成熟穩(wěn)定的特點(diǎn),目前Xilinx(AMD)已延長(zhǎng)該系列芯片的生命周期至少到2035年。
XILINX FPGA IP之AXI Traffic Generator
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列(流量)。它根據(jù)IP的...
Xilinx 7系列FPGA中MMCM和PLL的區(qū)別
7系列FPGA包含最多24個(gè)CMT塊,CMT具體的分布和與其他時(shí)鐘資源的關(guān)系請(qǐng)參考本合集(FPGA應(yīng)用開發(fā))的上一篇文章。本文主要介紹CMT內(nèi)部MMCM...
Xilinx PCIE core管腳分配錯(cuò)誤的解決方案
最近弄PCIE,遇到一個(gè)問題,以前我們總認(rèn)為:Xilinx的PCIE core的管腳是固定的,即指定了PCIE core的位置,對(duì)應(yīng)的管腳也就指定了,真...
Distributed Memory Generator IP核簡(jiǎn)介
Distributed Memory Generator IP 核采用 LUT RAM 資源創(chuàng)建各種不同的存儲(chǔ)器結(jié)構(gòu)。IP可用來(lái)創(chuàng)建只讀存儲(chǔ)器 (ROM...
Xilinx FPGA IP之Block Memory Generator AXI接口說(shuō)明
之前的文章對(duì)Block Memory Generator的原生接口做了說(shuō)明和仿真,本文對(duì)AXI接口進(jìn)行說(shuō)明。
Xilinx FPGA IP之Block Memory Generator仿真
上文對(duì)BMG ip的基本情況進(jìn)行了簡(jiǎn)單的描述,本文通過例化仿真來(lái)實(shí)際使用功能一下這個(gè)IP。
Xilinx FPGA IP之Block Memory Generator功能概述
Xilinx Block Memory Generator(BMG)是一個(gè)先進(jìn)的內(nèi)存構(gòu)造器,它使用Xilinx fpga中的嵌入式塊RAM資源生成面積和...
Xilinx無(wú)源適配器的原理、特點(diǎn)及應(yīng)用
在測(cè)試和驗(yàn)證電子設(shè)備時(shí),供電問題常常是一個(gè)關(guān)鍵的挑戰(zhàn)。作為一家領(lǐng)先的可編程邏輯器件制造商,為了幫助客戶解決供電問題,推出了一種創(chuàng)新的解決方案——Xili...
2023-11-07 標(biāo)簽:適配器Xilinx電源系統(tǒng) 633 0
LVDS串并轉(zhuǎn)換與并串轉(zhuǎn)換設(shè)計(jì)
串并轉(zhuǎn)換與并串轉(zhuǎn)換是高速數(shù)據(jù)流處理的重要技巧之一。其實(shí)現(xiàn)方法多種多樣,根據(jù)數(shù)據(jù)的順序和數(shù)量的不同要求,可以選用移位寄存器、雙口RAM(Dual RAM)...
嵌入式軟件與生態(tài)系統(tǒng):為嵌入式開發(fā)者提供必要的組件
Xilinx 提供兩款工具來(lái)構(gòu)建和部署嵌入式 Linux 解決方案。這些工具有 Xilinx 的 PetaLinux 和 Yocto 的開源項(xiàng)目。Pet...
2023-10-31 標(biāo)簽:嵌入式Xilinx生態(tài)系統(tǒng) 817 0
FPGA加速卡的PCB設(shè)計(jì)注意事項(xiàng)
本應(yīng)用筆記概述了PCI Express卡機(jī)電規(guī)范修訂版3.0定義的加速卡外形尺寸。它解決了印刷電路板 (PCB) 設(shè)計(jì)挑戰(zhàn),從堆疊設(shè)計(jì)到介電材料選擇,再...
2023-10-30 標(biāo)簽:fpgaXilinxPCB設(shè)計(jì) 9370 0
Xilinx XCAU15P FPGA開發(fā)板參數(shù)
Artix UIltraScale+ FPGA為高級(jí)協(xié)議提供速率高達(dá)12.5Gb/s的收發(fā)器,支持超強(qiáng)DSP計(jì)算處理能力,可將I/O帶寬與計(jì)算相匹配,為...
100G以太網(wǎng)光口的FPGA測(cè)試實(shí)例
100G光口測(cè)試采用C50測(cè)試儀和Xilinx的VCU118開發(fā)板測(cè)試,經(jīng)過測(cè)試發(fā)現(xiàn),Xilinx自帶的100G IP核仍然無(wú)法跑到滿速,跟10G一樣,...
幾年前設(shè)計(jì)專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬(wàn)門的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越...
如何讓級(jí)聯(lián)URAM獲得最佳時(shí)序性能
在上一篇文章里《如何使用UltraScale+芯片中UltraRam資源》,我們向大家介紹了在RTL設(shè)計(jì)中使用URAM的方法。其中,我們推薦大家使用Xi...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |