Xilinx Block Memory Generator(BMG)是一個(gè)先進(jìn)的內(nèi)存構(gòu)造器，它使用Xilinx fpga中的嵌入式塊RAM資源生成面積和 性能優(yōu)化的內(nèi)存。

支持普通接口和AXI兩種接口。BMG IP的AXI4接口配置派生自本地接口 配置，在IP中添加了一個(gè)行業(yè)標(biāo)準(zhǔn)總線協(xié)議接口。有兩種可用的AXI4 接口樣式:AXI4和 AXI4- lite。

功能概述：

?優(yōu)化算法最小塊RAM資源利用率或低功耗利用率

?可配置內(nèi)存初始化

?在UltraScale?，UltraScale+?，Zynq?-7000，

Spartan?-7,Artix?-7,Kintex?-7和Virtex?-7器件上獨(dú)立的byte寫(xiě)使能(帶或不帶奇偶校驗(yàn))

?優(yōu)化的Verilog行為模型用于仿真提速;精確的結(jié)構(gòu)仿真模型用于模擬存儲(chǔ)行為

?每個(gè)端口可選擇的操作模式:WRITE_FIRST, READ_FIRST或NO_CHANGE

?SDP模式下有更低的數(shù)據(jù)寬度

?標(biāo)準(zhǔn)DOUT塊RAM級(jí)聯(lián)

使用普通接口時(shí)：

?生成單端口RAM，簡(jiǎn)單雙端口RAM，真雙端口RAM，單端口

ROM和雙口ROM

?支持最大16M bytes的內(nèi)存大小(字節(jié)大小8或9)(僅受選定部分的內(nèi)存資源限制)

?可配置端口輸入輸出比

?支持內(nèi)置ECC (Hamming Error Correction Capability)。錯(cuò)誤注入引腳允許插入單位和雙位錯(cuò)誤

?支持?jǐn)?shù)據(jù)寬度小于64位的軟ECC (soft Hamming Error Correction)

?可選擇流水線DOUT總線，以提高特定配置的性能

?在SR (Set reset)或CE的優(yōu)先級(jí)之間選擇輸出寄存器的復(fù)位優(yōu)先級(jí)

?性能高達(dá)450 MHz

使用AXI4接口時(shí)：

?支持AXI4和AXI4- lite接口協(xié)議

?符合AXI4的內(nèi)存和外設(shè)從屬類(lèi)型

?獨(dú)立的讀寫(xiě)通道

?零延遲數(shù)據(jù)路徑

?支持握手信號(hào)的寄存器輸出

?INCR突發(fā)大小高達(dá)256個(gè)數(shù)據(jù)傳輸

?WRAP突發(fā)大小為2、4、8和16

?AXI非對(duì)齊的突發(fā)傳輸

?簡(jiǎn)單的雙端口RAM的配置

?性能高達(dá)300Mhz

?支持?jǐn)?shù)據(jù)寬度高達(dá)256位和內(nèi)存深度從1到1M字(僅受選定部分的內(nèi)存資源限制)

?對(duì)稱輸入輸出

?異步active-Low復(fù)位

使用默認(rèn)接口時(shí)，支持的工作模式：

?單端口RAM

?簡(jiǎn)單的雙端口RAM

?真正的雙端口RAM

?單端口ROM

?雙端口ROM