一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。

• 什么是pld的基本結(jié)構(gòu) 什么是plc控制原理

  PLD是可編程邏輯器件（Programmable Logic Device）的縮寫。它是一種集成電路芯片，具有可編程的邏輯功能。PLD可以根據(jù)用戶需求進(jìn)行編程，實(shí)現(xiàn)特定的邏輯功能和電路設(shè)計(jì)。...

  6571次閱讀 · 0評(píng)論 集成電路存儲(chǔ)器cpuPLD可編程邏輯

• 可編程邏輯器件有哪幾種 fpga和cpld的特點(diǎn)

  可編程邏輯陣列（Programmable Logic Array， PLA）：PLA是最早的可編程邏輯器件之一，由與非門陣列和或門陣列組成，通過(guò)編程配置來(lái)實(shí)現(xiàn)特定的邏輯功能。...

  2791次閱讀 · 0評(píng)論 fpgaCPLD可編程邏輯PLA

• 詳解從均值濾波到非局部均值濾波算法的原理及實(shí)現(xiàn)方式

  圖像降噪處理主要分為2D（空域）與3D降噪（時(shí)域/多幀），而2D降噪由于相關(guān)的實(shí)現(xiàn)算法豐富，效果各異，初學(xué)入門有著豐富的研究?jī)r(jià)值。...

  2641次閱讀 · 0評(píng)論 濾波器FPGA設(shè)計(jì)比較器高斯濾波器
  

• 淺析基于FPGA的非線性濾波

  設(shè)r為處理窗口半徑，I(x,y)為輸入像素值，g(x,y)為輸出像素值...

  714次閱讀 · 0評(píng)論 濾波器C++語(yǔ)言FIFO存儲(chǔ)非線性濾波
  

• 如何用FPGA并行高速運(yùn)算實(shí)現(xiàn)實(shí)時(shí)的引導(dǎo)濾波算法？

  首先，給出上篇中最后的matlab 引導(dǎo)濾波的代碼，如下所示。...

  2781次閱讀 · 0評(píng)論 傳感器濾波器FPGA設(shè)計(jì)DDRMATLAB仿真
  

• VGA接口原理與Verilog實(shí)現(xiàn)編程案例解析

  VGA接口是一種D型接口，上面共有15針孔，分成三排，每排五個(gè)。其中比較重要的是3根RGB彩色分量信號(hào)和2根掃描同步信號(hào)HSYNC和VSYNC針。...

  4010次閱讀 · 0評(píng)論 顯示器Verilog模擬信號(hào)VGA接口
  

• verilogHDL用于FPGA設(shè)計(jì)時(shí)的知識(shí)點(diǎn)匯總

  里面ChatGPT的回答，第一章作為基礎(chǔ)部分，就一筆帶過(guò)了。主要就是一些器件介紹，語(yǔ)法和設(shè)計(jì)方法，這部分也是最容易掌握的部分。...

  607次閱讀 · 0評(píng)論 fpga數(shù)字設(shè)計(jì)VerilogHDL
  

• 基于FPGA的圖像處理之直方圖均衡

  最近一直在用FPGA調(diào)圖像處理相關(guān)的算法，主要是集中在圖像增強(qiáng)和增晰方面。...

  1372次閱讀 · 0評(píng)論 fpgaC語(yǔ)言圖像處理器MATLAB仿真OV5640
  

• FPGAer淺入淺出DDR

  對(duì)于DDR的理解，最初簡(jiǎn)單的以為無(wú)非一個(gè)大的數(shù)組，我會(huì)接口使用就OK了。...

  1271次閱讀 · 0評(píng)論 FPGA設(shè)計(jì)DDRDRAM芯片
  

• 請(qǐng)問(wèn)FPGA數(shù)字IO如何實(shí)現(xiàn)DAC功能呢？

  假設(shè)方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值，也就是方波的平均電壓（與占空比有關(guān)），諧波次數(shù)為1代表頻率為f0的正弦波分量的幅值，3代表，3*f0的正弦波分量幅值，以此類推。...

  695次閱讀 · 0評(píng)論 濾波器FPGA設(shè)計(jì)低通濾波器輸出電壓DAC芯片
  

• xilinx FPGA復(fù)位方法講解

  能不復(fù)位盡量不用復(fù)位，如何判斷呢？如果某個(gè)模塊只需要上電的時(shí)候復(fù)位一次，工作中不需要再有復(fù)位操作，那么這個(gè)模塊可以不用復(fù)位，用上電初始化所有寄存器默認(rèn)值...

  1329次閱讀 · 0評(píng)論 寄存器觸發(fā)器同步器FPGA系統(tǒng)Vivado
  

• 介紹CPLD和FPGA的基本結(jié)構(gòu)

  CPLD是復(fù)雜可編程邏輯器件（Complex Programable Logic Device）的簡(jiǎn)稱，F(xiàn)PGA是現(xiàn)場(chǎng)可編程門陣列（Field Programable Gate Array）的簡(jiǎn)稱，兩者的功能基本相同，編程等過(guò)程也基本相同（燒寫文件不一樣，但是是由軟件自動(dòng)產(chǎn)生的），只是芯片內(nèi)部的實(shí)現(xiàn)...

  4503次閱讀 · 0評(píng)論 FPGA設(shè)計(jì)嵌入式系統(tǒng)SERDES收發(fā)器CPLD芯片
  

• CPLD與FPGA之間的區(qū)別在哪呢？

  CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的，但是CPLD的LAB基于乘積和宏單元，而FPGA的LAB使用基于LUT的邏輯單元。...

  1714次閱讀 · 0評(píng)論 FPGA設(shè)計(jì)D觸發(fā)器LUTSRAM芯片CPLD芯片
  

• AMD推出全球最大的基于FPGA的自適應(yīng)SoC

  新款 VP1902 具有 16 個(gè) PCIe Gen5 x4 硬核 IP 模塊，而 VU19P 則具有 8 個(gè) PCIe Gen4 x8。HPIO 到 XPIO 的升級(jí)應(yīng)該會(huì)使芯片之間的延遲降低 36%。甚至還有一個(gè)很大的時(shí)鐘速度更新。這些新的升級(jí)意義重大，而不僅僅是擁有更多的可編程邏輯單元。...

  1832次閱讀 · 0評(píng)論 fpgaamdsoc機(jī)器學(xué)習(xí)
  

• 同步電路設(shè)計(jì)中靜態(tài)時(shí)序分析的時(shí)序約束和時(shí)序路徑

  同步電路設(shè)計(jì)中，時(shí)序是一個(gè)主要的考慮因素，它影響了電路的性能和功能。為了驗(yàn)證電路是否能在最壞情況下滿足時(shí)序要求，我們需要進(jìn)行靜態(tài)時(shí)序分析，即不依賴于測(cè)試向量和動(dòng)態(tài)仿真，而只根據(jù)每個(gè)邏輯門的最大延遲來(lái)檢查所有可能的時(shí)序違規(guī)路徑。...

  1437次閱讀 · 0評(píng)論 觸發(fā)器同步電路靜態(tài)時(shí)序
  

• 基于FPGA的SoC創(chuàng)建方案

  LiteX 框架為創(chuàng)建 FPGA 內(nèi)核/SoC、探索各種數(shù)字設(shè)計(jì)架構(gòu)和創(chuàng)建完整的基于 FPGA 的系統(tǒng)提供了方便高效的基礎(chǔ)架構(gòu)。...

  955次閱讀 · 0評(píng)論 fpgasoc
  

• FPGA設(shè)計(jì)-時(shí)序約束實(shí)例分析

  現(xiàn)有一塊ADC連接到FPGA上，需要在FPGA上實(shí)現(xiàn)高速數(shù)據(jù)的讀取，那么第一步自然就是完成可靠的硬件連線...

  1020次閱讀 · 0評(píng)論 FPGA設(shè)計(jì)寄存器TTL電路DDRLVDS信號(hào)
  

• 一個(gè)亞穩(wěn)態(tài)設(shè)計(jì)案例分析

  CPLD規(guī)模雖小，其原理和設(shè)計(jì)方法和FPGA確是一樣的。輕視在CPLD上的投入，就有可能存在設(shè)計(jì)隱患，導(dǎo)致客戶使用產(chǎn)品時(shí)出現(xiàn)故障，從而給公司帶來(lái)不可挽回的信譽(yù)損失。...

  545次閱讀 · 0評(píng)論 FPGA設(shè)計(jì)寄存器觸發(fā)器CPLD芯片
  

• FPGA實(shí)現(xiàn)OFDM（2）-OFDM通信的整體框圖

  介紹除了OFDM外，一個(gè)完整通信鏈路中所需的其他環(huán)節(jié)，給出發(fā)射機(jī)鏈路和接收機(jī)鏈路的整體框圖，最后結(jié)合802.11a介紹相關(guān)技術(shù)指標(biāo)。...

  2405次閱讀 · 0評(píng)論 FPGA設(shè)計(jì)移位寄存器OFDM技術(shù)發(fā)送機(jī)卷積編碼器
  

• FPGA實(shí)現(xiàn)OFDM（1）-OFDM的原理是什么？

  fromwiki:調(diào)制是將傳送資料對(duì)應(yīng)于載波變化的動(dòng)作，可以是載波的相位、頻率、幅度、或是其組合。...

  2620次閱讀 · 0評(píng)論 FPGA設(shè)計(jì)編碼器DFTOFDM技術(shù)傅里葉變換
  
首頁(yè)上一頁(yè)1213141516下一頁(yè)末頁(yè)