一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動態(tài)的最佳平臺。

• Xilinx FPGA異步復(fù)位同步釋放—同步后的復(fù)位該當(dāng)作同步復(fù)位還是異步復(fù)位？

  針對異步復(fù)位、同步釋放，一直沒搞明白在使用同步化以后的復(fù)位信號時，到底是使用同步復(fù)位還是異步復(fù)位？...

  1961次閱讀 · 0評論 寄存器觸發(fā)器FDRBRAMFPGA開發(fā)板
  

• 不得不讀的Xilinx FPGA復(fù)位策略

  盡量少使用復(fù)位，特別是少用全局復(fù)位，能不用復(fù)位就不用，一定要用復(fù)位的使用局部復(fù)位；...

  3007次閱讀 · 0評論 FPGA設(shè)計(jì)微處理器觸發(fā)器電源芯片GSR
  

• FPGA的數(shù)字信號處理：重寫FIR邏輯以滿足時序要求

  當(dāng)在目標(biāo) FPGA 芯片中布局和布線時，首先在 Vivado 中確定時序要求....

  872次閱讀 · 0評論 存儲器DDSRTLfir濾波器FPGA芯片
  

• 基于FPGA的PWM脈寬調(diào)制

  我們還是先從脈沖寬度調(diào)制的基礎(chǔ)說起。脈沖寬度調(diào)制，英文縮寫為：PWM（Pulse Width Modulation），是通過數(shù)字信號實(shí)現(xiàn)對模擬電路控制的一種非常有效的技術(shù)，常被廣泛應(yīng)用于測量、通信、功率控制與變換等眾多領(lǐng)域。...

  1928次閱讀 · 0評論 led燈計(jì)數(shù)器PWM信號FPGA開發(fā)板PWM脈寬調(diào)制
  

• 基于FPGA開發(fā)板流水燈的設(shè)計(jì)實(shí)現(xiàn)

  流水燈，有時候也叫跑馬燈，是一個簡單、有趣又經(jīng)典的實(shí)驗(yàn)，基本所有單片機(jī)的玩家們在初期學(xué)習(xí)的階段都做過。本次我們也來介紹一下如何通過小腳丫FPGA實(shí)現(xiàn)一個流水燈。...

  1698次閱讀 · 0評論 單片機(jī)計(jì)數(shù)器譯碼器流水燈FPGA開發(fā)板
  

• 時序邏輯電路之時鐘分頻設(shè)計(jì)

  和單片機(jī)一樣，F(xiàn)PGA開發(fā)板上也都會配有晶振用來生成板載時鐘。前一篇我們提到了小腳丫的固定板載時鐘頻率為12MHz，這個頻率實(shí)際上就是作為我們的時間參考基準(zhǔn)。...

  2344次閱讀 · 0評論 單片機(jī)led燈觸發(fā)器時序邏輯電路FPGA開發(fā)板
  

• 基于FPGA的數(shù)字電路實(shí)驗(yàn)：時序電路之觸發(fā)器

  時間的重要性不言而喻，加上時間這個維度就如同X-Y的平面加上了一個Z軸，如同打開了一個新的世界。所以今天我們就要來聊聊時序電路。...

  878次閱讀 · 0評論 時序電路鎖存器觸發(fā)器FPGA開發(fā)板
  

• 基于FPGA采用模塊化思路設(shè)計(jì)一個譯碼器

  本次實(shí)驗(yàn)的任務(wù)是構(gòu)建一個3-8譯碼器，且將譯碼結(jié)果通過小腳丫的LED燈顯示。...

  1510次閱讀 · 0評論 led燈譯碼器數(shù)字電路FPGA開發(fā)板Verilog語言
  

• 怎么通過搗鼓FPGA板把數(shù)碼管給點(diǎn)亮并顯示有效信息？

  今天我們?nèi)蝿?wù)是通過小腳丫板載的兩個數(shù)碼管來顯示字符，所以首先我們要了解一下數(shù)碼管的基本工作原理，接下來再研究怎么通過搗鼓小腳丫把數(shù)碼管給點(diǎn)亮，并且顯示出有效信息。...

  1784次閱讀 · 0評論 FPGA設(shè)計(jì)led燈數(shù)碼管譯碼器門電路
  

• 怎么去設(shè)計(jì)一個基于FPGA的二進(jìn)制比較器呢？

  前一篇文章我們介紹了通過小腳丫FPGA核心開發(fā)板來進(jìn)行門電路的實(shí)驗(yàn)過程。當(dāng)然，我們還可以畫出更多復(fù)雜的門電路組合，并且通過小腳丫FPGA輕松實(shí)現(xiàn)對應(yīng)的輸入/輸出特性的定義?，F(xiàn)在，我們利用小腳丫來學(xué)習(xí)更多具有特定功能的實(shí)用組合邏輯電路。...

  2351次閱讀 · 0評論 led燈比較器數(shù)字電路FPGA開發(fā)板Verilog語言
  

• 通過小腳丫FPGA核心開發(fā)板來進(jìn)行門電路的設(shè)計(jì)

  在數(shù)字電路中，門電路是最基本的構(gòu)成單位，可以說，任何復(fù)雜的數(shù)字電路系統(tǒng)都可以通過我們耳熟能詳?shù)呐c門，非門，或門，與非門，異或門等等組合實(shí)現(xiàn)。...

  1587次閱讀 · 0評論 FPGA設(shè)計(jì)led燈MOS管數(shù)碼管門電路
  

• 簡易FM信號解調(diào)的FPGA實(shí)現(xiàn)過程講解

  FM解調(diào)需要去掉載波得到基帶的信號，考慮到FM的特殊性，使用參考資料1中的小角度近似解調(diào)算法...

  6425次閱讀 · 0評論 濾波器FPGA設(shè)計(jì)正弦波乘法器觸發(fā)器
  

• 簡易FM信號調(diào)制的FPGA實(shí)現(xiàn)過程講解

  AM是幅度調(diào)制，因此只需要將基帶信號與載波信號相乘；FM是頻率調(diào)制，以頻率的變化來表示基帶信號。...

  2574次閱讀 · 0評論 fpgaDDS乘法器Verilog語言
  

• 簡易AM信號調(diào)制的FPGA實(shí)現(xiàn)過程簡單講解

  首先，為什么是AM信號的調(diào)制過程，是因?yàn)樵诙虝r間情況下，AM信號的實(shí)現(xiàn)相對簡單，而且上述提到的幾個模塊都可以得到使用和驗(yàn)證。...

  1660次閱讀 · 0評論 fpgaROMDDS乘法器LPM
  

• 介紹FPGA在線調(diào)試的一大利器—VIO

  之前的文章介紹了FPGA在線調(diào)試的方法，包括選定抓取信號，防止信號被優(yōu)化的方法等等。...

  8517次閱讀 · 0評論 FPGA設(shè)計(jì)DDS觸發(fā)器SPI接口LPM
  

• FPGA在線調(diào)試信號被優(yōu)化原因分析及防止優(yōu)化方法總結(jié)

  而我們常常會使用代碼中的信號名來抓取信號，后期布局布線階段，無法找到對應(yīng)的電路信號，可能會導(dǎo)致無法抓取信號或者布局布線失敗。...

  2925次閱讀 · 0評論 fpga計(jì)數(shù)器狀態(tài)機(jī)Verilog語言
  

• 基于PASCAL的高級編程語言——SCL編程語言

  根據(jù)該標(biāo)準(zhǔn)，可對用于可編程邏輯控制器的編程語言進(jìn)行標(biāo)準(zhǔn)化。SCL 編程語言實(shí)現(xiàn)了該標(biāo)準(zhǔn)中定義的 ST 語言 (結(jié)構(gòu)化文本) 的 PLCopen 初級水平。...

  2967次閱讀 · 0評論 編程語言SCL可編程邏輯控制器
  

• FPGA布局及資源優(yōu)化

  Resource:兩片F(xiàn)PGA通過X12 gth互聯(lián)；每片F(xiàn)PGA使用48路serdes走光口與板外連接；...

  1109次閱讀 · 0評論 fpgaDDR3sRIORTLlvds接口
  

• FPGA純verilog編解碼SDI實(shí)現(xiàn)流程

  一是使用專用編解碼芯片，比如典型的接收器GS2971，發(fā)送器GS2972，優(yōu)點(diǎn)是簡單，比如GS2971接收器直接將SDI解碼為并行的YCRCB，GS2972發(fā)送器直接將并行的YCRCB編碼為SDI視頻，缺點(diǎn)是成本較高，可以百度一下GS2971和GS2972的價(jià)格...

  2727次閱讀 · 0評論 FPGA設(shè)計(jì)DDR3接收器RGB編解碼芯片
  

• FPGA在線調(diào)試的方法簡單總結(jié)

  Xilinx被AMD收購的事情把我震出來了，看了看上上一篇文章講了下仿真的文件操作，這篇隔了很久遠(yuǎn)，不知道該從何講起，就說說FPGA的在線調(diào)試的一些簡單的操作方法總結(jié)。...

  2370次閱讀 · 0評論 FPGA設(shè)計(jì)RTLAXI總線FPGA芯片
  
首頁上一頁1415161718下一頁末頁