FM解調(diào)需要去掉載波得到基帶的信號，考慮到FM的特殊性，使用參考資料1中的小角度近似解調(diào)算法。

簡單來說，F(xiàn)M信號采樣后，進行下變頻后，傳統(tǒng)方法需要對正交分量和同相分量進行反正切及差分運算，這樣在FPGA中實現(xiàn)起來相對來說復雜且耗費資源。改進的小角度近似解調(diào)法利用了FM的恒包絡特性，角度相似原理，得到的解調(diào)公式如下：

如此，僅需對信號進行延時，相乘再相減的操作，運算過程簡化且使用頻率提升，優(yōu)缺點如下圖所示：

最后，解調(diào)的整體過程還包括下變頻過程，本工程為簡化流程，未使用載波恢復進行頻偏補償。整體過程流程圖如下：

下變頻

使用NCO IP核，設置好對應中心頻率的頻率控制字即可，如下圖，NCO輸出預設頻率的正弦波信號，NCO的設置可見參考資料2及上篇文章。

將采樣信號分為兩路，分別與cos，sin信號相乘，如下圖，乘法器的IP核需要注意數(shù)據(jù)類型，需要選擇為有符號數(shù)，最好使用流水線結構，其它的如數(shù)據(jù)位寬根據(jù)實際需求設置：

時域混頻對應頻域頻譜搬移，需要使用濾波器濾除高頻分量。濾波器的參數(shù)設置見參考資料3，設置好對應的采樣頻率，截止頻率，濾波器系數(shù)位寬和輸入位寬參數(shù)即可。如下圖，信號通過濾波器：

至此，下變頻過程結束。

小角度近似解調(diào)

使用D觸發(fā)器將下變頻后的信號延遲一個時鐘周期，按照上述提到的公式，進行對應的乘法，最后做減法即可。

這塊沒什么可說的，基本上就是照著公式調(diào)用乘法/減法IP核，設置好對應參數(shù)，可能需要截位，截位見參考資料4。

整體結構搭建起來并不復雜，實際出來的信號效果還需要使用Signaltap II進行板上驗證，并調(diào)整濾波器參數(shù)和截位得到最好的效果。

最終得到的效果如下：

第二個是原始基帶信號，最后一個就是解調(diào)的信號，可以看到還是有部分載波信號在，這是因為我們所使用的FPGA芯片l里的資源比較少，濾波器的階數(shù)和系數(shù)位寬不能設置過大，省資源導致的，其次下變頻的本振信號與信號載波之間可能存在頻偏，未進行補償操作。

FPGA型號：Altera Cyclone EP4CE10F17C8