一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動態(tài)的最佳平臺。

• 尋找開源100G NIC Corundum中的隱藏BUG

  Corundum是一個基于FPGA的開源NIC原型平臺，用于高達(dá)100Gbps及更高的網(wǎng)絡(luò)接口開發(fā)。...

  1917次閱讀 · 0評論 以太網(wǎng)加速器dmaFPGA開發(fā)板NIC
  

• 基于FPGA的量子通信系統(tǒng)偏振態(tài)制備及控制集成化研究

  在以偏振編碼為基礎(chǔ)的量子保密通信中，由于外界溫度、應(yīng)力以及光纖制造缺陷等因素，使得偏振態(tài)無法保持長期穩(wěn)定，增加了系統(tǒng)誤碼率...

  1128次閱讀 · 0評論 fpga控制系統(tǒng)示波器跨阻放大器光電探測器
  

• 基于FPGA開發(fā)板點(diǎn)亮LED燈

  設(shè)計(jì)規(guī)劃--波形繪制--編寫代碼--代碼編譯--編寫testbench--對比波形--綁定管腳--全編譯--上板驗(yàn)證...

  1542次閱讀 · 0評論 led燈時序電路RTLFPGA開發(fā)板
  

• FPGA開發(fā)環(huán)境的搭建和verilog代碼的實(shí)現(xiàn)

  FPGA需要良好的數(shù)電模電基礎(chǔ)，verilog需要良好C語言基礎(chǔ)。...

  1112次閱讀 · 0評論 C語言移位寄存器觸發(fā)器FPGA仿真
  

• 聊一聊FPGA中的IP都是怎么區(qū)分的呢？

  現(xiàn)今的FPGA設(shè)計(jì)規(guī)模越來越龐大，功能越來越復(fù)雜，因此FPGA設(shè)計(jì)的每個部分都從頭開始著手是不切實(shí)際的。...

  2618次閱讀 · 0評論 FPGA設(shè)計(jì)寄存器EDA工具RTL
  

• FPGA設(shè)計(jì)的基本流程

  FPGA是一種可編程邏輯器件，與傳統(tǒng)的硬連線電路不同，它具有高度的可編程性和靈活性。...

  7722次閱讀 · 0評論 存儲器EDA工具可編程邏輯FPGA芯片
  

• FPGA分頻器的設(shè)計(jì)方法

  FPGA分頻器是一種常用于數(shù)字信號處理、通信系統(tǒng)、雷達(dá)系統(tǒng)等領(lǐng)域的電路，其作用是將信號分成多個頻段。...

  2638次閱讀 · 0評論 fpga比較器分頻器pll
  

• 介紹FPGA奇偶校驗(yàn)的基本原理及實(shí)現(xiàn)方法

  在數(shù)字電路中，數(shù)據(jù)的正確性非常重要。為了保證數(shù)據(jù)的正確性，在傳輸數(shù)據(jù)時需要添加一些冗余信息，以便在接收端進(jìn)行校驗(yàn)。...

  2384次閱讀 · 0評論 fpga數(shù)字電路Module
  

• 詳細(xì)介紹FPGA狀態(tài)機(jī)的設(shè)計(jì)和應(yīng)用

  FPGA的特點(diǎn)是并行執(zhí)行，但如果需要處理一些具有前后順序的事件，就需要使用狀態(tài)機(jī)。...

  1603次閱讀 · 0評論 fpga寄存器觸發(fā)器狀態(tài)機(jī)
  

• FPGA中的異步復(fù)位or同步復(fù)位or異步復(fù)位同步釋放

  在FPGA設(shè)計(jì)中，復(fù)位電路是非常重要的一部分，它能夠確保系統(tǒng)從初始狀態(tài)開始啟動并保證正確運(yùn)行。...

  1670次閱讀 · 0評論 FPGA設(shè)計(jì)寄存器計(jì)數(shù)器觸發(fā)器復(fù)位電路
  

• 通過FPGA實(shí)現(xiàn)一個以太網(wǎng)控制器MAC的實(shí)例

  一般所說的以太網(wǎng)協(xié)議是指根據(jù) IEEE 802.3 規(guī)范制定的局域網(wǎng)協(xié)議（LAN，Local AreaNetwork）中的 CSMA/CD 協(xié)議。目前，以太網(wǎng)通信常用的介質(zhì)是雙絞線和光纖。...

  2221次閱讀 · 0評論 fpga控制器以太網(wǎng)嵌入式系統(tǒng)RS-485接口
  

• 多片F(xiàn)PGA原型平臺中的啟動同步研究

  假如給定FPGA內(nèi)的時鐘沒有正確運(yùn)行，那么我們多片F(xiàn)PGA系統(tǒng)的整體將不能同時啟動，這將有可能是致命的。...

  444次閱讀 · 0評論 fpga分頻器pllRTL
  

• FPGA原型驗(yàn)證中分割引擎的重要性解析

  FPGA原型驗(yàn)證的原理是將芯片RTL代碼綜合到FPGA上來驗(yàn)證芯片的功能。對于目前主流行業(yè)應(yīng)用而言，芯片規(guī)模通常達(dá)到上億門甚至數(shù)十億門，一顆FPGA的容量難以容納下芯片的所有邏輯功能。...

  908次閱讀 · 0評論 fpga原型驗(yàn)證
  

• FPGA架構(gòu)細(xì)致講解

  FPGA 即 Field Programmable Gate Arrays，現(xiàn)場可編程門陣列。如果邏輯代數(shù)為數(shù)字世界的理論指導(dǎo)，那么邏輯門電路就是蓋起座座數(shù)字大廈的基本塊塊磚瓦，無論基本的數(shù)字電路還是現(xiàn)代的集成電路，無不構(gòu)建在邏輯門之上，把邏輯門和時鐘組合起來，人們搭建起了加法器、選擇器、鎖存器、觸...

  2039次閱讀 · 0評論 fpga集成電路asic鎖存器觸發(fā)器
  

• 在高速設(shè)計(jì)中跨多個FPGA分配復(fù)位信號

  SoC設(shè)計(jì)中通常會有“全局”同步復(fù)位，這將影響到整個設(shè)計(jì)中的大多數(shù)的時序設(shè)計(jì)模塊，并在同一時鐘沿同步釋放復(fù)位。...

  359次閱讀 · 0評論 fpgaSoC設(shè)計(jì)PADRTL同步器
  

• Vivado Design Suite 用戶指南介紹

  DFX 是由多個部分組成的綜合性解決方案。這些要素包括：AMD 芯片能進(jìn)行動態(tài)重配置，Vivado 軟件流程支持編譯設(shè)計(jì)（從 RTL 到比特流），以及各種補(bǔ)充性功能特性（如 IP）。...

  966次閱讀 · 0評論 芯片編程FPGA技術(shù)
  

• 常用FPGA/CPLD設(shè)計(jì)思想與技巧

  都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。...

  777次閱讀 · 0評論 fpga接口服務(wù)器
  

• 季豐電子推射頻FPGA開發(fā)板套件GF-FPGA-ZU47方案

  FPGA、可編程SoC的領(lǐng)先者AMD公司一直致力于為客戶提供高效、高性能的硬件解決方案，協(xié)助完成構(gòu)思從原型階段到批量生產(chǎn)的整個過程。...

  2637次閱讀 · 0評論 fpga射頻soc季豐電子
  

• 看一下多片F(xiàn)PGA原型驗(yàn)證系統(tǒng)的時鐘同步

  SoC設(shè)計(jì)是一個整體的芯片設(shè)計(jì)，最終整個設(shè)計(jì)將在統(tǒng)一到一塊硅片上完成整個芯片...

  853次閱讀 · 0評論 fpga緩沖器SoC設(shè)計(jì)RTL
  

• FPGA應(yīng)用設(shè)計(jì)優(yōu)秀電源管理解決方案

  FPGA 的輸入電源不是固定的，輸入電壓在很大程度上取決于實(shí)際的邏輯電平以及 FPGA 所實(shí)現(xiàn)的設(shè)計(jì)。...

  871次閱讀 · 0評論 fpga電源管理DC-DC轉(zhuǎn)換器電源電壓
  
首頁上一頁1819202122下一頁末頁