一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示
電子發(fā)燒友網(wǎng) > 技術(shù)文庫

電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章,最實(shí)用的電子技術(shù)文章,是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。

  • 基于XC2C128-7V0100 CPLD器件實(shí)現(xiàn)低功耗信號(hào)發(fā)射電路的設(shè)計(jì)

    Xilinx公司推出的CoolRunner-II系列中的XC2C128-7V0100。該器件采用第二代快速零功率(FZP)技術(shù),以便在盡可能低的功耗情況下提供最佳的性能,如:采用1.8 V的內(nèi)核電壓,可提供300 MHz的性能,且耗功小于100μA。另外,該器件還具有體積小,價(jià)格低和穩(wěn)定度高等優(yōu)點(diǎn),...

    2318次閱讀 · 0評(píng)論 cpld寄存器通信系統(tǒng)
  • 基于可編程邏輯器件實(shí)現(xiàn)數(shù)字下變頻系統(tǒng)的設(shè)計(jì)

    數(shù)字下變頻DDC(digital down lonvwrsionl作為系統(tǒng)前端A/D轉(zhuǎn)換器與后端通用DSP器件間的橋梁,通過降低數(shù)據(jù)流的速率,將低速數(shù)據(jù)送給后端通用DSP器件處理,其性能的優(yōu)劣將對(duì)整個(gè)軟件無線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專用DDC器件完成數(shù)字下變頻,雖具有抽取比大、性能穩(wěn)定等優(yōu)點(diǎn)...

    1178次閱讀 · 0評(píng)論 fpga變頻器無線電
  • 采用FPGA器件和高速模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)高精度信號(hào)卡的應(yīng)用方案

    在導(dǎo)彈型號(hào)的研制過程中,匹配裝置是用于遙測(cè)系統(tǒng)中信號(hào)變換的關(guān)鍵部件,是彈上所有關(guān)鍵部件的信息送到遙測(cè)設(shè)備的咽喉。匹配裝置的精度和可靠性是影響遙測(cè)結(jié)果的重要因素。本課題是為遙測(cè)匹配裝置自動(dòng)測(cè)試系統(tǒng)提供高精度的信號(hào),用于檢驗(yàn)匹配裝置自動(dòng)測(cè)試系統(tǒng)的工作情況。...

    786次閱讀 · 0評(píng)論 fpgacpld模數(shù)轉(zhuǎn)換器
  • 在FPGA芯片上使用VHDL語言實(shí)現(xiàn)UART模塊的設(shè)計(jì)

    在數(shù)據(jù)采集系統(tǒng)中, 常需要進(jìn)行異步串行數(shù)據(jù)傳輸,目前廣泛使用的RS232異步串行接口,如8250、NS16450等專用集成芯片,雖然使用簡(jiǎn)單,卻有占用電路體積、引腳連接復(fù)雜等缺點(diǎn)。SoC(System on Chip,片上系統(tǒng))是ASIC設(shè)計(jì)中的新技術(shù),是以嵌入式系統(tǒng)為核心,以IP 復(fù)用技術(shù)為基礎(chǔ),...

    2175次閱讀 · 0評(píng)論 fpga接口vhdl
  • 基于可編程邏輯器件實(shí)現(xiàn)Web服務(wù)器的應(yīng)用設(shè)計(jì)

    嵌入式系統(tǒng)是以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng),是計(jì)算機(jī)技術(shù)、通信技術(shù)、半導(dǎo)體技術(shù)、微電子技術(shù)、語音圖像數(shù)據(jù)傳輸技術(shù)等先進(jìn)技術(shù)和具體應(yīng)用對(duì)象相結(jié)合后的更新?lián)Q代產(chǎn)品,具有可靠性高,成本低,體積小,功耗少的特點(diǎn),可廣泛應(yīng)...

    740次閱讀 · 0評(píng)論 fpga嵌入式服務(wù)器
  • 基于可編程邏輯器件實(shí)現(xiàn)多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

    對(duì)于國(guó)內(nèi)而言,正如DSP在20年前出現(xiàn)的情形一樣,如今,F(xiàn)PGA正處于數(shù)字信號(hào)處理技術(shù)的前沿。而DSP都是基于一種精簡(jiǎn)指令集的計(jì)算機(jī)體系架構(gòu),其固定的硬件結(jié)構(gòu)和數(shù)據(jù)總線寬度已不適合許多面向用戶型(可重配置型)的DSP應(yīng)用系統(tǒng);其速度也受制于CPU的指令順序執(zhí)行的基本工作模式,這已成為DSP處理器一個(gè)...

  • 基于可編程邏輯器件CPLD實(shí)現(xiàn)中壓變頻系統(tǒng)的設(shè)計(jì)

    中壓變頻系統(tǒng)要求產(chǎn)生與分配多路SPWM脈沖,控制實(shí)時(shí)性要求較高,應(yīng)用軟件功能復(fù)雜,另外還需要控制多路A/D、D/A轉(zhuǎn)換以及與上位機(jī)進(jìn)行串口通訊輸出控制等外圍器件工作,即使性能最好的單片DSP也難以滿足要求,而片外專用處理器引腳I/O口有限,如果用多片DSP協(xié)同工作,都需要與DSP交換數(shù)據(jù),這必然會(huì)大...

    1016次閱讀 · 0評(píng)論 dspcpld控制器
  • 基于EP1K30TC144-3芯片實(shí)現(xiàn)溫控定時(shí)噴灌系統(tǒng)的設(shè)計(jì)和仿真分析

    FPGA是新型的可編程邏輯器件,能夠?qū)⒋罅康倪壿嫻δ芗捎趩蝹€(gè)器件中,它所提供的門數(shù)從幾百門到上百萬門,符合系統(tǒng)芯片(SOC—System On Chip)的發(fā)展要求,具有高度集成、低功耗、硬件升級(jí)等優(yōu)點(diǎn),可以滿足不同的需要。...

    1262次閱讀 · 0評(píng)論 fpga芯片vhdl
  • 基于可編輯邏輯器件實(shí)現(xiàn)IEEE 802.11協(xié)議幀生成器的應(yīng)用方案

    IEEE 802.11標(biāo)準(zhǔn)定義了能夠統(tǒng)籌所有基于以太網(wǎng)的無線通信的協(xié)議。它是迄今為止最流行的無線局域網(wǎng)的標(biāo)準(zhǔn)。這個(gè)標(biāo)準(zhǔn)還細(xì)分了一些子標(biāo)準(zhǔn), 如802.11a, 802.11b和802.11g。這其中有些協(xié)議可使用直接序列擴(kuò)頻技術(shù)(DSSS)來發(fā)送無線信號(hào), 如802.11b。 無線局域網(wǎng)帶寬窄,終端...

    872次閱讀 · 0評(píng)論 fpga無線局域網(wǎng)
  • 基于EP2S30 FPGA芯片實(shí)現(xiàn)MAC接收控制器的設(shè)計(jì)

    傳統(tǒng)的測(cè)控網(wǎng)是將具有各種功能的儀器通過諸如VXI、CAN等專用總線連接起來構(gòu)成一套完整的測(cè)控系統(tǒng)?,F(xiàn)在看來,傳統(tǒng)的測(cè)控網(wǎng)主要具有四個(gè)方面的不足:一、數(shù)據(jù)傳輸速率有限;二、傳輸距離有限;三、設(shè)備數(shù)量有限;四、成本高昂。傳統(tǒng)的測(cè)控網(wǎng)已經(jīng)很難滿足人們對(duì)大數(shù)據(jù)量,遠(yuǎn)距離和低成本的要求。...

    1151次閱讀 · 0評(píng)論 fpga控制器以太網(wǎng)
  • 采用現(xiàn)場(chǎng)可編程門陣列器件實(shí)現(xiàn)典型電路的設(shè)計(jì)方案

    在科研和工程中,數(shù)據(jù)采集系統(tǒng)具有很廣泛的應(yīng)用,針對(duì)各類電壓型傳感器輸出的信號(hào)伏值不同這種情況,本文提出了一種能夠控制增益的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)以FPGA作為邏輯控制核心,選用儀表運(yùn)算放大器AD623作放大電路,ADG704作為模擬開關(guān),通過對(duì)FPGA進(jìn)行編程配置,控制模擬開關(guān)選通不同的電阻,選通電阻...

    1246次閱讀 · 0評(píng)論 傳感器fpga運(yùn)算放大器
  • 基于C9500系列復(fù)雜可編程邏輯器件實(shí)現(xiàn)脫機(jī)編程寫入器的設(shè)計(jì)

    近年來,可編程邏輯器件在高密度、高速度、低功耗等方面發(fā)展很快。在CPLD方面,Xilinx公司推出了高性能、低成本的XC9500[tm]系列,以及在單個(gè)器件內(nèi)結(jié)合了極低功耗和高速度、高密度和多I/O引腳特點(diǎn)的CoolRunner[tm]系列。此系列CPLD器件需要的功耗極低,并且價(jià)格低廉,從而使其對(duì)...

    1164次閱讀 · 0評(píng)論 cpld可編程邏輯電池
  • 采用可編輯邏輯器件和VHDL語言實(shí)現(xiàn)波控系統(tǒng)設(shè)計(jì)的設(shè)計(jì)

    相控陣是通過波控系統(tǒng)控制陣列天線各單元通道的相位、幅度以形成空間波束并控制其方位角和俯仰角。早期的波控系統(tǒng)一般采用硬件電路來實(shí)現(xiàn),這種實(shí)現(xiàn)方法的缺點(diǎn)是設(shè)備量大,不靈活,很難實(shí)現(xiàn)波束的復(fù)雜計(jì)算,不易滿足特殊要求。后來采用單片機(jī)、DSP芯片來設(shè)計(jì)波控系統(tǒng),單片機(jī)通常不計(jì)算波控碼,僅僅是根據(jù)接收到的波控碼...

    3336次閱讀 · 0評(píng)論 處理器fpgavhdl
  • 基于EPM7128SCL84-7芯片和quartus 2軟件實(shí)現(xiàn)低頻信號(hào)的鎖相技術(shù)

    在現(xiàn)代數(shù)字通信中, 數(shù)據(jù)傳輸,時(shí)鐘校時(shí)等問題中很重要的一個(gè)方面是信號(hào)的同步。而同步系統(tǒng)中的核心技術(shù)就是鎖相環(huán)。通常商用的全數(shù)字鎖相環(huán)(DPLL)的關(guān)鍵部件是電荷泵和數(shù)字延遲線。電荷泵將數(shù)字鑒相器得到的相位差信息以電荷的方式累積起來,并根據(jù)積累的電荷量控制數(shù)字延遲線的反饋環(huán),從而獲得相應(yīng)的本地估算時(shí)鐘...

    2254次閱讀 · 0評(píng)論 芯片cpld鎖相環(huán)
  • 基于Xilinx XC95144和單片機(jī)實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)

    本文提出的基于CPLD和單片機(jī)相結(jié)合的設(shè)計(jì)方案不僅能較好地解決誤差問題,誤差僅小于等于 0.1HZ,同時(shí)還通過對(duì)軟硬件界面的科學(xué)劃分,在保證性能的基礎(chǔ)上,盡最大可能地簡(jiǎn)化了硬件設(shè)計(jì)的難度。該方法原理圖如圖1所示。其中測(cè)頻模塊采用CPLD(Xilinx XC95144)設(shè)計(jì)完成,其余功能主要由單片機(jī)來...

    2024次閱讀 · 0評(píng)論 單片機(jī)cpld計(jì)數(shù)器
  • 在OMAPL138的ARM核與DSP核上實(shí)現(xiàn)TL IPC雙核通信開發(fā)

    TL_IPC是廣州創(chuàng)龍獨(dú)立開發(fā)的一種雙核通訊協(xié)議,這種開發(fā)方式適用于通信邏輯相對(duì)簡(jiǎn)單的雙核程序的的開發(fā)。相較于syslink,它更簡(jiǎn)單、直接,依賴更少。DSP端程序運(yùn)行時(shí)可以不再依賴于SYS/BIOS和IPC,ARM端程序運(yùn)行時(shí)不再依賴于syslink。但DSP端程序的燒寫依然借助于syslink提...

    1627次閱讀 · 0評(píng)論 dsparmlinux
  • 基于EP1C6Q240C8的FPGA芯片實(shí)現(xiàn)電子測(cè)試系統(tǒng)的設(shè)計(jì)

    本文采用的是ALTERA公司的EP1C6Q240C8型號(hào)的FPGA,整個(gè)體統(tǒng)采用模塊化設(shè)計(jì)的思想,將各個(gè)模塊用VHDL語言描述出來再進(jìn)行連接。...

    2126次閱讀 · 0評(píng)論 fpga芯片Altera測(cè)試系統(tǒng)vhdl
  • 基于FPGA和單片機(jī)構(gòu)成的電子加密系統(tǒng)的設(shè)計(jì)

    FPGA/CPLD技術(shù)是近年來計(jì)算機(jī)與電子技術(shù)領(lǐng)域的又一場(chǎng)新的革命,為了保護(hù)知識(shí)產(chǎn)權(quán),出現(xiàn)了各種層次的針對(duì)FPGA的安全加密技術(shù)。常用的方法有:硬件加密法,軟件加密法,可重構(gòu)加密法等。然而在傳統(tǒng)的許多加密技術(shù)中,人們通常能夠通過對(duì)代碼的跟蹤、分析和PCB板的復(fù)制,而實(shí)現(xiàn)硬件和軟件的非法拷貝。為了進(jìn)一...

    1447次閱讀 · 0評(píng)論 fpga單片機(jī)cpld
  • FPGA器件EP1C3T100I7實(shí)現(xiàn)高速傳輸速率的電路設(shè)計(jì)

    近些年來,各種電路功能,包括模擬電路和數(shù)字電路,越來越多地用單片集成電路來實(shí)現(xiàn)。采用單片集成電路不僅可以有效地提高電路可靠性和其它性能,而且也大大地降低了使用難度。許多單片集成電路的信息輸入和工作控制是通過數(shù)字信號(hào)實(shí)現(xiàn)的。常用的控制器件為微控制器和可編程邏輯器件。...

    2575次閱讀 · 0評(píng)論 fpga芯片無線
  • 基于可編輯邏輯器件實(shí)現(xiàn)ADPLL的應(yīng)用設(shè)計(jì)

    隨著數(shù)字電路技術(shù)的發(fā)展,特別FPGA技術(shù)的普遍應(yīng)用,采用FPGA實(shí)現(xiàn)全數(shù)字鎖相環(huán)(ADPLL)的應(yīng)用越來越多。ADPLL設(shè)計(jì)簡(jiǎn)單、應(yīng)用方便。本文介紹一種采用FPGA實(shí)現(xiàn)的ADPLL,該ADPLL用于產(chǎn)生SDH設(shè)備的外同步輸出時(shí)鐘。該鎖相環(huán)具備傳統(tǒng)的APLL的俘獲時(shí)間短、有穩(wěn)定的相差的優(yōu)點(diǎn),同時(shí)也具備...

    4148次閱讀 · 0評(píng)論 fpga鎖相環(huán)濾波器