一、上下拉電阻介紹 ??上拉電阻:將一個(gè)不確定的信號,通過一個(gè)電阻與電源VCC相連,固定在高電平。作用:上拉是對器件注入電流;灌電流;當(dāng)一個(gè)接有上拉電阻的IO端口設(shè)置為輸入狀態(tài)時(shí),它的常態(tài)為高電平
2023-04-21 09:49:34
6887 什么是上拉電阻?上拉電阻和下拉電阻都是電阻元器件,所謂上拉電阻就是接電源正極,下拉的就是接負(fù)極或地。上拉就是將不確定的信號通過一個(gè)電阻鉗位在高電平,電阻同時(shí)起限流作用。下拉同理,也是將不確定的信號通過一個(gè)電阻鉗位在低電平。那么,上拉電阻和下拉電阻的用處和區(qū)別分別又是什么呢?
2023-05-26 10:16:01
1912 
電阻在電路中起限制電流的作用,而上拉電阻和下拉電阻是經(jīng)常提到也是經(jīng)常用到的電阻。在每個(gè)系統(tǒng)的設(shè)計(jì)中都用到了大量的上拉電阻和下拉電阻,這兩者統(tǒng)稱為“拉電阻”,最基本的作用是:將狀態(tài)不確定的信號線通過
2023-06-07 15:20:05
1174 
0電阻 上拉電阻 下拉電阻
2012-08-06 13:38:12
的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、 長線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻是電阻匹匹配,有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、 從節(jié)約功耗及芯片
2017-08-28 09:27:18
的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、 長線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻是電阻匹匹配,有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:1、 從節(jié)約功耗及芯片
2017-11-16 17:14:38
電路,過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對下拉電阻也有類似道理 對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進(jìn)行設(shè)定,主要需要考慮以下幾個(gè)
2011-09-19 08:55:51
上拉電阻與下拉電阻區(qū)別
2023-10-08 06:25:43
(上拉下拉電阻)所謂上拉電阻就是:將一個(gè)不確定信號(高或低電平),通過一個(gè)電阻與電源VCC相連,固定在高電平;同理下拉電阻就是:將一個(gè)不確定信號(高或低電平),通過一個(gè)電阻與地GND相連,固定
2022-01-14 08:44:01
上拉電阻與下拉電阻上拉(Pull Up )或下拉(Pull Down)電阻(兩者統(tǒng)稱為“拉電阻”)最基本的作用是:將狀態(tài)不確定的信號線通過一個(gè)電阻將其箝位至高電平(上拉)或低電平(下拉),無論它
2021-12-13 07:08:22
上拉電阻與下拉電阻用在什么場合? 答:用在數(shù)字電路中,存在高低電平的場合。 上拉電阻與下拉電阻怎么接線? 上拉電阻:電阻一端接VCC,一端接邏輯電平接入引腳(如單片機(jī)引腳) 下拉電阻:電阻一端接GND,一端接邏輯電平接入引腳(如單片機(jī)引腳)
2019-05-20 13:48:41
概述:上拉電阻:將一個(gè)不確定的信號(高或低電平),通過一個(gè)電阻與電源VCC相連,固定在高電平。下拉電阻:將一個(gè)不確定的信號(高或低電平),通過一個(gè)電阻與地GND相連,固定在低電平。上、下拉電阻的作用
2021-12-13 06:05:27
上拉電阻與下拉電阻是如何定義的?拉電阻的作用有哪些?上拉電阻的應(yīng)用原則有哪些?
2021-10-14 07:20:37
一句話:上拉電阻的目的是為了保證GPIO無信號輸入時(shí)輸入端的電平為高電平,相反的,下拉電阻是為了保證GPIO無信號輸入時(shí)輸入端的電平為低電平。不懂的具體可以看下面一、概念上拉電阻就是:將一個(gè)不確定
2022-01-14 09:16:39
上拉電阻就是把不確空的信號通過一個(gè)電阻箝位在高電平,此電阻還起到限流的作用。同理下拉電阻是把不確定的信號箝位在低電平。上拉電阻是指器件的輸入電流,而下拉電阻指的是輸出電流。
2018-09-10 17:43:34
經(jīng)??吹叫酒O(shè)計(jì)手冊時(shí),芯片外圍會(huì)有上拉或者下拉電阻還有一些無源器件。如何選擇正確值的上拉電阻和下拉電阻?上拉電阻和下拉電阻是如何確定?還是在選擇此類電阻的時(shí)候,有個(gè)特定的范圍?對上拉電阻和下拉電阻
2021-11-12 07:28:55
上拉電阻和下拉電阻的區(qū)別及案列分析上拉電阻在一個(gè)信號未過來之前、默認(rèn)(保證)該電位的電平信號是高電平,在信號過來后如果是高電平、那么保持高電平。如果過來低電平信號、那么輸出的信號就會(huì)變成低電平。改圖
2022-01-14 06:30:35
上拉電阻和下拉電阻上拉電阻(Pull-Up)所謂上拉電阻就是用一個(gè)電阻將VCC和單片機(jī)的IO口直接連接起來,目的是當(dāng)IO在沒有輸出一個(gè)確定信號時(shí)將IO的電位鉗在一個(gè)高電平上。上拉電阻作用如下:1.當(dāng)
2022-01-25 07:23:49
電路,過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對下拉電阻也有類似道理 對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進(jìn)行設(shè)定,主要需要考慮以下幾個(gè)
2008-05-22 08:46:35
上、下拉電阻一、定義1、上拉就是將不確定的信號通過一個(gè)電阻嵌位在高電平!“電阻同時(shí)起限流作用”!下拉同理!2、上拉是對器件注入電流,下拉是輸出電流3、弱強(qiáng)只是上拉電阻的阻值不同,沒有什么嚴(yán)格區(qū)分4
2015-06-24 11:24:37
上拉電阻和下拉電阻
2022-01-14 08:02:00
一、定義: 1、上拉就是將不確定的信號通過一個(gè)電阻嵌位在高電平!電阻同時(shí)起限流作用!下拉同理 2、上拉是對器件注入電流,下拉是輸出電流 3、弱強(qiáng)只是的阻值不同,沒有什么嚴(yán)格區(qū)分 4、對于
2018-10-19 16:30:19
上拉電阻和下拉電阻問題 上拉電阻: 1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí),如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V),這時(shí)就需要在TTL的輸出端接上拉電阻,以提高輸出
2019-06-27 05:55:08
上拉電阻的計(jì)算(一)上拉電阻:1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí),如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V),這時(shí)就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值
2014-05-12 08:24:37
上拉、下拉電阻的作用
2012-08-20 14:53:59
上拉就是將不確定的信號通過一個(gè)電阻鉗位在高電平,電阻同時(shí)起限流作用。下拉同理。也是將不確定的信號通過一個(gè)電阻鉗位在低電平。 上拉是對器件輸入電流,下拉是輸出電流;強(qiáng)弱只是上拉電阻的阻值
2018-10-08 15:44:08
電阻在電路中起限制電流的作用。上拉電阻和下拉電阻是經(jīng)常提到也是經(jīng)常用到的電阻。在每個(gè)系統(tǒng)的設(shè)計(jì)中都用到了大量的上拉電阻和下拉電阻。在上拉電阻和下拉電阻的電路中,經(jīng)常有的疑問是:上拉電阻為何能上拉
2021-08-06 08:56:02
i- n1 _綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對下拉電阻也有類似道理。B3 i8 U$ G二.原理: ^上拉電阻實(shí)際上是集電極輸出的負(fù)載電阻。不管是在開關(guān)應(yīng)用和模擬放大,此電阻的選則都不是
2014-11-17 10:24:15
一、定義 1、上拉就是將不確定的信號通過一個(gè)電阻嵌位在高電平!“電阻同時(shí)起限流作用”!下拉同理! 2、上拉是對器件注入電流,下拉是輸出電流 3、弱強(qiáng)只是上拉電阻的阻值不同,沒有什么嚴(yán)格區(qū)分
2020-12-14 17:21:30
能力。 -------為OC門提供電流 2、定義: 上拉:通過一個(gè)電阻對電源相連。 下拉:通過一個(gè)電阻到地。 -------上拉就是將不確定的信號通過一個(gè)電阻嵌位在高電平!電阻同時(shí)起限流作用!下拉同理
2018-06-28 06:21:54
在DS1302 Datasheet中說是40K下拉電阻到地,而實(shí)際上大家都是4.7K—10K上拉電阻。請高手解惑。
2013-05-23 07:38:05
按下時(shí),由于干擾,可能高也可能是低信號輸入。根據(jù)實(shí)際需要,為保證WK_UP不被按下時(shí),STM32能夠確定檢測到IO口是低電平,所以設(shè)置接入下拉電阻。2、上拉電阻和下拉電阻上拉電阻...
2021-08-18 06:27:20
`三極管基極上拉或下拉電阻怎么計(jì)算`
2020-04-02 15:56:28
、對于高速電路,過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn),通常在1k到10k之間選取。 對下拉電阻也有類似道理 對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進(jìn)行設(shè)定,主要
2013-07-21 21:43:41
上、下拉電阻的作用電平兼容板內(nèi)或板間器件信號電平特性各不相同,出于兼容性的考慮,須加上拉電阻以保證兼容性。當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí),如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般
2019-07-27 08:38:52
同一個(gè)單片機(jī)來驅(qū)動(dòng),必須設(shè)置初始狀態(tài).防止直通! 2、定義: l 上拉就是將不確定的信號通過一個(gè)電阻嵌位在高電平!電阻同時(shí)起限流作用!下拉同理! l 上拉是對器件注入電流,下拉是輸出電流 l 弱強(qiáng)只是
2016-09-23 17:19:31
電路,過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對下拉電阻也有類似道理對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進(jìn)行設(shè)定,主要需要考慮以下幾個(gè)因素
2012-08-07 15:15:18
`這塊上拉電阻和下拉電阻的作用是什么?`
2020-08-19 08:24:37
上拉下拉電阻的定義以及用法為什么要使用拉電阻上拉電阻阻值的選擇原則
2021-04-06 06:06:42
為什么要用上拉和下拉電阻?1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí),如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V),這時(shí)就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值。2
2016-09-27 09:20:11
如果在IC芯片輸入端串聯(lián)一個(gè)電阻R,起到上拉作用,R電阻值越大則電阻電壓UR就越大,IC就獲得低電平。R電阻值越小則電阻電壓UR就越小,IC就獲得高電平。這樣的接法不就起到上下拉的作用?為什么都說上拉電阻接Vcc端,下拉電阻接地?所謂的上拉是指UR變大還是IC輸入電壓變大?
2018-04-13 11:19:32
上拉、下拉以及對應(yīng)上拉電阻和下拉電阻的作用原理一、什么是上拉和下拉電路上拉(Pull Up )或下拉(Pull Down)電阻兩者統(tǒng)稱為拉電阻上拉就是單片機(jī)的IO口串聯(lián)一個(gè)電阻到VDD;下拉就是
2021-07-26 06:46:17
一、什么是上下拉電阻?上拉、下拉電阻統(tǒng)一稱為拉電阻,作用是將狀態(tài)不確定的信號線通過一個(gè)電阻將其箝位至高電平(上拉)或低電平(下拉)這里有人可能會(huì)疑惑?什么叫狀態(tài)不確定的信號?在數(shù)字電路中,通常有三種
2022-01-14 08:58:32
在電路設(shè)計(jì)中,相信大家總見到上拉電阻和下拉電阻這兩個(gè)名字,但是不知道各位對他們有沒有詳細(xì)的了解,咱們今天就來聊聊上拉、下拉電阻那點(diǎn)事。首先,先看看定義怎么說。
一、定義
上拉就是將不
2023-05-18 17:30:56
上下拉電阻大小計(jì)算,一直很困惑,這些大小計(jì)算來路,還懇請各位幫忙引導(dǎo)~~決定因子有那些.值得大家深入,問過公司好多同事,都說不出所以然.網(wǎng)友1:上拉或下拉取值一般選常用容易找到的阻值基本上就可以了
2015-10-19 18:06:17
百度一下上拉電阻與下拉電阻,一堆一堆的解釋就出來了,不過,好像沒有一個(gè)解釋的通熟易懂的,可能是寫解釋的人水平太高了,說的話我也聽不懂。我來給你來點(diǎn)通熟易懂的解釋吧,保證你看懂!上拉電阻與下拉電阻用在
2019-03-25 07:00:00
一、定義1、上拉就是將不確定的信號通過一個(gè)電阻嵌位在高電平!“電阻同時(shí)起限流作用”!下拉同理!2、上拉是對器件注入電流,下拉是輸出電流3、弱強(qiáng)只是上拉電阻的阻值不同,沒有什么嚴(yán)格區(qū)分4、對于非集電極
2018-11-30 11:55:14
上拉電阻有什么作用?下拉電阻有什么作用?在什么時(shí)候使用上、下拉電阻呢?
2021-06-08 06:38:54
判斷上下拉電阻時(shí),只需要看按鍵按下之前,兩端是高電平還是低電平。例如:R1這個(gè)電阻,一端接VCC,在按鍵按下之前兩端是高電平,所以它就是上拉電阻,是為了檢測低電平輸入。R2這個(gè)電阻,一端接GND,在按鍵按下之前,兩端是低電平,所以它就是下拉電阻,是為了檢測高電平輸入。...
2022-01-14 08:31:27
嗨,專家我記得以前的FPGA,例如Virtx5,在配置指南中。它說用戶應(yīng)該在CCLK中添加一個(gè)上拉和下拉電阻,值為100歐姆。雖然在7系列配置指南中沒有這種要求,但只提到“將CCLK視為關(guān)鍵時(shí)鐘信號
2020-07-14 06:04:38
上拉就是將不確定的信號通過一個(gè)電阻鉗位在高電平,電阻同時(shí)起限流作用。下拉同理,也是將不確定的信號通過一個(gè)電阻鉗位在低電平。
2020-08-14 06:35:49
大家好,我使用的是DSPIC33 FJ256MC710A DSP。我無法理解如何選擇IO引腳上的上拉或下拉電阻。我查閱了數(shù)據(jù)表,它指出:可選擇的開放漏極、上拉和下拉。在輸入輸出引腳的參考指南中,我
2019-08-07 14:05:23
上拉電阻的設(shè)定的原則有哪些?下拉電阻的設(shè)定的原則有哪些?對上拉電阻和下拉電阻的選擇主要考慮哪幾個(gè)因素?
2021-06-08 06:57:54
上拉(Pull Up )或下拉(Pull Down)電阻(兩者統(tǒng)稱為“拉電阻”)最基本的作用是:將狀態(tài)不確定的信號線通過一個(gè)電阻將其箝位至高電平(上拉)或低電平(下拉),無論它的具體用法如何,這個(gè)
2021-12-13 06:10:03
`上拉(Pull Up )或下拉(Pull Down)電阻(兩者統(tǒng)稱為“拉電阻”)最基本的作用是:將狀態(tài)不確定的信號線通過一個(gè)電阻將其箝位至高電平(上拉)或低電平(下拉),無論它的具體用法如何,這個(gè)
2020-08-19 09:00:00
已知上下拉電阻,怎么計(jì)算出AD值,下拉電阻是10k,上拉接NTC
2018-07-18 14:39:51
電阻在電路中起限制電流的作用。上拉電阻和下拉電阻是經(jīng)常提到也是經(jīng)常用到的電阻。在每個(gè)系統(tǒng)的設(shè)計(jì)中都用到了大量的上拉電阻和下拉電阻。在上拉電阻和下拉電阻的電路中,經(jīng)常有的疑問是:上拉電阻為何能上拉
2019-10-11 08:30:00
上拉電阻和下拉電阻上下拉電阻的出發(fā)點(diǎn)在正常工作或單一故障狀態(tài)下,管腳均不應(yīng)出現(xiàn)不定狀態(tài)從功耗角度考慮,在長時(shí)間的管腳等待狀態(tài)下,管腳端口的電阻不應(yīng)消耗太多電流上下拉的選擇從抗擾角度出發(fā),信號端口優(yōu)選
2022-01-14 07:42:58
什么是上拉電阻?上拉就是將不確定的信號通過一個(gè)電阻鉗位在高電平,電阻同時(shí)起限流作用。下拉同理,也是將不確定的信號通過一個(gè)電阻鉗位在低電平。為什么需要上拉電阻?一般作單鍵觸發(fā)使用時(shí),如果IC本身沒有內(nèi)
2021-08-12 13:35:38
同一個(gè)單片機(jī)來驅(qū)動(dòng),必須設(shè)置初始狀態(tài).防止直通!<span]<span]二、 電阻的具體取值怎么計(jì)算的?上拉電阻是不是應(yīng)該是接Vcc再接電阻,然后接到管腳上的?一般上下拉
2014-08-21 09:56:08
`最經(jīng)典解析:上拉電阻、下拉電阻、拉電流、灌電流`
2012-08-05 22:14:47
應(yīng)確保在零電平門檻之下。4. 頻率特性。以上拉電阻為例,上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會(huì)形成RC延遲,電阻越大,延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。下拉電阻
2011-06-02 16:03:48
確保在零電平門檻之下。4. 頻率特性。以上拉電阻為例,上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會(huì)形成RC延遲,電阻越大,延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。下拉電阻的設(shè)定
2012-06-10 21:25:15
前言:在一張?jiān)韴D中無論時(shí)上拉還是下拉都是非常普遍的,轉(zhuǎn)載此文章,可以很快的理解上拉電阻與下拉電阻的原理與作用。如果還沒有理解,可以參考上拉與下拉的原理與應(yīng)用2者共同的作用是:避免電壓的“懸浮
2022-01-14 08:28:26
本帖最后由 科炬電子 于 2017-5-22 18:49 編輯
上拉電阻就是把不確空的信號通過一個(gè)電阻箝位在高電平,此電阻還起到限流的作用。同理下拉電阻是把不確定的信號箝位在低電平。上拉
2017-05-22 18:49:54
電路設(shè)計(jì)的上拉/下拉電阻阻值應(yīng)該怎樣選?隨便弄一個(gè),如4.k、10k的成嗎?
2023-10-28 07:37:23
狀態(tài)。防止直通!電阻在選用時(shí),選用經(jīng)過計(jì)算后與標(biāo)準(zhǔn)值最相近的一個(gè)!P0為什么要上拉電阻原因有:1。 P0口片內(nèi)無上拉電阻2。 P0為I/O口工作狀態(tài)時(shí),上方FET被關(guān)斷,從而輸出腳浮空,因此P0用于輸出
2015-06-26 14:26:17
,CyU3PGpioSetValue,在配置參數(shù)里CyU3PGpioSimpleConfig_t的結(jié)構(gòu)里,沒有看到此io口是否可以配置內(nèi)部上拉或下拉電阻。請為cx3的io口沒有內(nèi)部上拉電阻或下拉電阻嗎?我們設(shè)計(jì)電路時(shí)必須自己考慮外部上拉下拉來提升驅(qū)動(dòng)能力嗎?
2024-02-28 06:25:22
為了避免出現(xiàn)任何不受控制的I/O電平,STM32F10xxx在JTAG輸入引腳內(nèi)部嵌入了上拉和下拉電阻: ●JNTRST:內(nèi)部上拉 ●JTDI:內(nèi)部上拉 ●JTMS/SWDIO:內(nèi)部上拉 ●TCK
2019-04-23 19:01:31
上拉電阻和下拉電阻的選型和計(jì)算,根據(jù)不同情況選擇不同上下拉電阻的方法
2015-11-30 18:20:28
0 關(guān)于上拉電阻和下拉電阻的入門必知,新手要學(xué)
2016-02-17 11:21:25
0 上拉電阻、下拉電阻、限流電阻的原理和作用
2016-11-11 18:42:28
55 在上拉電阻和下拉電阻的電路中,經(jīng)常有的疑問是:上拉電阻為何能上拉?下拉電阻為何能下拉?下拉電阻旁邊為何經(jīng)常會(huì)串一個(gè)電阻?
2020-04-28 14:17:04
11546 
電阻在電路中起限制電流的作用。上拉電阻和下拉電阻是經(jīng)常提到也是經(jīng)常用到的電阻。在每個(gè)系統(tǒng)的設(shè)計(jì)中都用到了大量的上拉電阻和下拉電阻。
在上拉電阻和下拉電阻的電路中,經(jīng)常有的疑問是:上拉電阻為何能上拉?下拉電阻為何能下拉?下拉電阻旁邊為何經(jīng)常會(huì)串一個(gè)電阻?
2022-02-10 10:43:08
2420 
上拉電阻和下拉電阻的選型和計(jì)算上下拉電阻的出發(fā)點(diǎn)在正常工作或單一故障狀態(tài)下,管腳均不應(yīng)出現(xiàn)不定狀態(tài)從功耗角度考慮,在長時(shí)間的管腳等待狀態(tài)下,管腳端口的電阻不應(yīng)消耗太多電流上下拉的選擇從抗擾角度出發(fā)
2022-01-14 14:06:35
31 前言:在一張?jiān)韴D中無論時(shí)上拉還是下拉都是非常普遍的,轉(zhuǎn)載此文章,可以很快的理解上拉電阻與下拉電阻的原理與作用。如果還沒有理解,可以參考上拉與下拉
2022-01-14 14:07:36
22 電阻在電路中起限制電流的作用。上拉電阻和下拉電阻是經(jīng)常提到也是經(jīng)常用到的電阻。在每個(gè)系統(tǒng)的設(shè)計(jì)中都用到了大量的上拉電阻和下拉電阻。
2023-03-17 15:51:07
2538 
電阻在電路中起限制電流的作用,而上拉電阻和下拉電阻是經(jīng)常提到也是經(jīng)常用到的電阻。在每個(gè)系統(tǒng)的設(shè)計(jì)中都用到了大量的上拉電阻和下拉電阻,這兩者統(tǒng)稱為“拉電阻”,最基本的作用是:將狀態(tài)不確定的信號線通過
2023-06-10 14:17:53
1950 
上拉和下拉電阻是許多數(shù)字電路的組成部分。了解什么是上拉電阻或下拉電阻很重要?為什么將其用于數(shù)字電路?以及如何選擇這些的價(jià)值?本文將回答這三個(gè)問題,并讓您更好地了解它。
2023-06-18 15:25:17
3070 
什么是上拉電阻?上拉電阻和下拉電阻都是電阻元器件,所謂上拉電阻就是接電源正極,下拉的就是接負(fù)極或地。上拉就是將不確定的信號通過一個(gè)電阻鉗位在高電平,電阻同時(shí)起限流作用。下拉同理,也是將不確定的信號
2023-06-29 17:04:31
7620 
本篇說明了在內(nèi)置上拉電阻、下拉電阻的IC中,如果沒有規(guī)定上拉電阻、下拉電阻的電阻值時(shí)的計(jì)算方法。
2023-10-18 09:27:45
787
評論