一、單片機弱上拉輸出

　　1）上拉電阻：

　　1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

　　2、OC門電路必須加上拉電阻，才能使用。

　　3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。

　　4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

　　5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

　　6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

　　7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

　　2）什么是上拉？

　　上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流。弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分。對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

　　3）為什么要使用拉電阻：

　　一般作單鍵觸發(fā)使用時，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。

　　數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設計要求而定！

　　一般說的是I/O端口，有的可以設置，有的不可以設置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平。比如：當一個接有上拉電阻的端口設為輸如狀態(tài)時，他的常態(tài)就為高電平，用于檢測低電平的輸入。

　　上拉電阻是用來解決總線驅(qū)動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的。

　　4）弱上拉

　　比較弱的上拉，一般用在和外圍器件的通訊上，比如IIC總線等，但不能用于需要驅(qū)動能力的上拉應用中。當I/O口設置為弱上拉輸出方式時，各個I/O口與VDD之間約有100K電阻。如輸出邏輯電平為1，則輸出端有接近VDD的電平出現(xiàn);如輸出為0，則弱上拉電路自動關(guān)閉。當輸出端處于模擬量輸入狀態(tài)時，弱上拉電路也會自動關(guān)閉。

　　5）開漏輸出

　　輸出端相當于三極管的集電極。 要得到高電平狀態(tài)需要上拉電阻才行。 適合于做電流型的驅(qū)動，其吸收電流的能力相對強（一般20ma以內(nèi)）。

　　謂開漏電路概念中提到的“漏”就是指MOSFET的漏極。同理，開集電路的“集”就是指三極管的集電極。開漏電路就是指以MOSFET的漏極為輸出的電路。一般的用法是會在漏極外部的電路添加上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。

　　6）組成開漏形式的電路有以下幾個特點：

　　1. 利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動。當IC內(nèi)部MOSFET導通時，驅(qū)動電流是從外部的VCC流經(jīng)R pull-up ，MOSFET到GND。IC內(nèi)部僅需很下的柵極驅(qū)動電流。如圖1。

　　2. 可以將多個開漏輸出的Pin，連接到一條線上。形成 “與邏輯” 關(guān)系。當PIN_A、PIN_B、PIN_C任意一個變低后，開漏線上的邏輯就為0了。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。

　　3. 可以利用改變上拉電源的電壓，改變傳輸電平。 IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。

　　4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平（因此對于經(jīng)典的51單片機的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯）。

　　5. 標準的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

　　7）應用中需注意：

　　1.開漏和開集的原理類似，在許多應用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅(qū)動。則我們常見的驅(qū)動方式是利用一個三極管組成開集電路來驅(qū)動它，即方便又節(jié)省成本。

　　2.上拉電阻R pull-up的 阻值 決定了 邏輯電平轉(zhuǎn)換的沿的速度 。阻值越大，速度越低功耗越小。反之亦然。

　　Push-Pull輸出就是一般所說的推挽輸出，在CMOS電路里面應該較CMOS輸出更合適，應為在CMOS里面的push－pull輸出能力不可能做得雙極那么大。輸出能力看IC內(nèi)部輸出極N管P管的面積。和開漏輸出相比，push－pull的高低電平由IC的電源低定，不能簡單的做邏輯操作等。push－pull是現(xiàn)在CMOS電路里面用得最多的輸出級設計方式。

　　51單片機的I/O口是開漏輸出，驅(qū)動能力較弱，所以一般都要加上拉電阻去驅(qū)動下一級電路，而AVR，STM8S系列的都是真正的雙向I/O口，推挽輸出，電流可達20mA左右。

　　二、推挽（Push-Pull）輸出：

　　一般指兩三極管分別受兩互補信號的控制，總是在一個三極管導通的時候另一個三極管截止，就剛好形成了推挽相連。這樣的電路也稱為推拉式或Totem-pole電路。推挽電路適用于低電壓大電流的場合，廣泛應用于開關(guān)電源和功放電路中。簡化電路圖如下所示：

　　簡單理解：推挽輸出的結(jié)構(gòu)就是把上面的上拉電阻也換成一個開關(guān)，當要輸出高電平時，上面的開關(guān)通，下面的開關(guān)斷;而要輸出低電平時，則剛好相反。比起OC或者OD來說，這樣的推挽結(jié)構(gòu)高、低電平驅(qū)動能力都很強。如果兩個輸出不同電平的輸出口接在一起的話，就會產(chǎn)生很大的電流，有可能將輸出口燒壞。而上面說的OC或OD輸出則不會有這樣的情況，因為上拉電阻提供的電流比較小。如果是推挽輸出的要設置為高阻態(tài)時，則兩個開關(guān)必須同時斷開（或者在輸出口上使用一個傳輸門），這樣可作為輸入狀態(tài)。

　　三、單片機弱上拉輸出和推挽輸出的區(qū)別

　　這個的區(qū)別主要是驅(qū)動能力的大小，也就是輸出阻抗，弱上拉輸出阻抗大，當有大的負載時相當于一個電池的內(nèi)阻很大，導致內(nèi)阻分壓太大從而不能驅(qū)動大的負載；而推挽輸出是用兩個晶體管或者場效應管構(gòu)成的推挽電路（在模擬電路中應用很廣泛如功放驅(qū)動電機驅(qū)動等等），這個電路的特點就是輸出電阻小，所以能夠驅(qū)動大的負載，從而能夠使得單片機管腳直接驅(qū)動發(fā)光二極管、蜂鳴器、甚至更小阻抗的負載！

　　具體的電路可以參考下面的圖片