鎖相環(huán)英文名稱PLL（Phase Locked Loop），中文名稱相位鎖栓回路，現(xiàn)在簡(jiǎn)單介紹一下鎖相環(huán)的工作原理。
2023-04-28 09:57:31
4380 
PLL(鎖相環(huán))電路原理是什么？
2022-01-21 07:03:37
鎖相環(huán)仿真，可以參考一下！
2012-08-13 09:11:17
圖解實(shí)用電子技術(shù)叢書，介紹鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用，供大家參考
2016-06-21 22:51:39
鎖相環(huán)，而他們都是屬于軟件鎖環(huán)的范疇。在電力仿真軟件中，一般都有PLL模塊，只需要將該模塊應(yīng)用一下即可實(shí)現(xiàn)鎖相環(huán)的功能，即該模塊可輸出系統(tǒng)相角。其實(shí)，所謂的PLL模塊就是實(shí)現(xiàn)上面說(shuō)的這么一團(tuán)東西的，在
2015-01-04 22:57:15
聽說(shuō)鎖相環(huán)可以倍頻，倍頻時(shí)輸入輸出頻率都不一樣，如何鎖相呢？
2023-04-24 10:14:34
ADI是高性能模擬器件供應(yīng)商，在鎖相環(huán)領(lǐng)域已有十多的的設(shè)計(jì)經(jīng)驗(yàn)。到目前為止，ADI的ADF系列鎖相環(huán)產(chǎn)品所能綜合的頻率可達(dá)8GHz，幾乎能夠涵蓋目前所有無(wú)線通信系統(tǒng)的頻段。ADF系列PLL頻率合成器
2018-10-31 15:08:45
ADI是高性能模擬器件供應(yīng)商，在鎖相環(huán)領(lǐng)域已有十多的的設(shè)計(jì)經(jīng)驗(yàn)。到目前為止，ADI的ADF系列鎖相環(huán)產(chǎn)品所能綜合的頻率可達(dá)8GHz，幾乎能夠涵蓋目前所有無(wú)線通信系統(tǒng)的頻段。ADF系列PLL頻率合成器
2018-11-06 09:03:16
鎖相環(huán)控制頻率的原理鎖相環(huán)頻率自動(dòng)跟蹤-------用鎖相環(huán)可以確保工作在想要的頻率點(diǎn)上如何理解以下兩段話？鑒相器是相位比較裝置， 它把輸入信號(hào)和壓控振蕩器的輸出信號(hào)的相位進(jìn)行比較， 產(chǎn)生對(duì)應(yīng)
2022-06-22 19:16:46
本帖最后由 gk320830 于 2015-3-7 20:18 編輯
鎖相環(huán)的原理,特性與分析所謂鎖相環(huán)路，實(shí)際是指自動(dòng)相位控制電路（APC），它是利用兩個(gè)電信號(hào)的相位誤差，通過(guò)環(huán)路自身調(diào)整作用，實(shí)現(xiàn)頻率準(zhǔn)確跟蹤的系統(tǒng)，稱該系統(tǒng)為鎖相環(huán)路，簡(jiǎn)稱環(huán)路，通常用PLL 表示。
2008-08-15 13:18:46
第十七章IP核之PLL實(shí)驗(yàn)PLL的英文全稱是Phase Locked Loop，即鎖相環(huán)，是一種反饋控制電路。PLL對(duì)時(shí)鐘網(wǎng)絡(luò)進(jìn)行系統(tǒng)級(jí)的時(shí)鐘管理和偏移控制，具有時(shí)鐘倍頻、分頻、相位偏移和可編程
2022-01-18 09:23:55
電荷泵鎖相環(huán)的基本原理是什么？電荷泵鎖相環(huán)的噪聲模型與相位噪聲特性是什么？電荷泵鎖相環(huán)的相位噪聲與環(huán)路帶寬關(guān)系是什么？
2021-06-07 06:57:53
本帖最后由 zhihuizhou 于 2011-12-21 17:43 編輯
鎖相環(huán)PLL原理與應(yīng)用 第一部分：鎖相環(huán)基本原理 一、鎖相環(huán)基本組成 二、鑒相器(PD) 三
2011-12-21 17:35:00
那個(gè)對(duì)講機(jī)的鎖相環(huán)的程序怎么寫？是基于STM32單片機(jī)的，鎖相環(huán)芯片使用的是LMX2337
2014-04-09 08:18:49
鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（PLL,Phase-Locked Loop）。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)
2022-01-11 06:34:28
本人在進(jìn)在做鎖相環(huán)的仿真，進(jìn)行頻率跟蹤的用的，可是怎么做都放不出波形，可有會(huì)仿真鎖相環(huán)的？
2014-06-23 11:14:38
頻率合成器的主要性能指標(biāo)鎖相環(huán)頻率合成器原理鎖相環(huán)頻率合成器捕捉過(guò)程的分析與仿真
2021-04-22 06:27:35
如題，AD9957的鎖相環(huán)一直失鎖，不用鎖相環(huán)輸出點(diǎn)頻信號(hào)時(shí)正常的，用了鎖相環(huán)后，PLL_LOCK信號(hào)一直為低，sync_clk輸出信號(hào)也不是穩(wěn)定的周期信號(hào)，環(huán)路濾波器的值有點(diǎn)誤差，因?yàn)楝F(xiàn)有的器件沒有那么精確的電容電阻值，問下鎖相環(huán)的控制除了控制CFR3之外還有別的要注意的么？
2018-12-10 09:30:24
背景因項(xiàng)目國(guó)產(chǎn)化需要，使用國(guó)產(chǎn)化MCU（雅特力）ATF32F413CBT６替代STM32F103C8T6。該項(xiàng)目使用8M外部晶振作為系統(tǒng)時(shí)鐘來(lái)源，經(jīng)PLL鎖相環(huán)倍頻至72M作為系統(tǒng)時(shí)鐘，在使用過(guò)程中
2022-02-11 06:40:12
Actel FPGA PLL鎖相環(huán)的最大能達(dá)到幾倍頻幾分頻？我在網(wǎng)上查了一下有人說(shuō)是20倍頻，10分頻，但是我沒有在芯片手冊(cè)里面找到資料，想要確認(rèn)一下。
2014-12-04 11:25:15
在我們?cè)O(shè)計(jì)工程中我們會(huì)用到100M，500M等時(shí)鐘，如果我們的晶振達(dá)不到我們就需要倍頻，再上一個(gè)文檔中我們了解到了分頻，可是倍頻我們改怎么做了，這里我們就用了altera的IP核鎖相環(huán)。今天我們將去
2019-06-17 08:30:00
說(shuō)，上貨。
鎖相環(huán)使用教程
鎖相環(huán)是我們比較常用的IP核之一。PLL的英文全稱是Phase locked loop即鎖相環(huán)，是一種反饋電路。具有分頻、倍頻、相位偏移和占空比可調(diào)的功能。在XILINX
2023-06-14 18:09:08
LabVIEW鎖相環(huán)（PLL） 鎖相環(huán)是一種反饋電路，其作用是使得電路上的時(shí)鐘和某一外部時(shí)鐘的相位同步。PLL通過(guò)比較外部信號(hào)的相位和由壓控晶振（VCXO）的相位來(lái)實(shí)現(xiàn)同步的，在比較的過(guò)程中，鎖相環(huán)
2022-05-31 19:58:27
在使用K60的過(guò)程中發(fā)現(xiàn)自己pllinit（）不清楚，才發(fā)覺自己鎖相環(huán)的概念還不懂，so，趕緊補(bǔ)補(bǔ)……鎖相環(huán)（PLL: Phase-locked loops）是一種利用反饋（Feedback）控制
2021-11-04 08:57:18
網(wǎng)上Multisim仿真鎖相環(huán)的帖子很少，本人最近經(jīng)過(guò)摸索仿真了2倍及4倍頻。仿真基于Multisim自帶的PLL虛擬元件。參數(shù)設(shè)置是倍頻成功與否的關(guān)鍵。
2019-09-08 15:29:59
`可編程鎖相環(huán)（PLL）解決方案有多種尺寸和類型可供選擇。 PLL以整數(shù)N或小數(shù)N形式提供同時(shí)根據(jù)帶寬利用無(wú)源或有源環(huán)路濾波器。 可以通過(guò)3線串行接口對(duì)其進(jìn)行快速編程同時(shí)提供非常低的雜散抑制和較小
2021-04-03 17:00:58
信號(hào)源的任何應(yīng)用的理想選擇，并且利用微帶或陶瓷諧振器拓?fù)浣Y(jié)構(gòu)可提供出色的相位噪聲性能。測(cè)試儀器雷達(dá)系統(tǒng)SFS10500H-LF鎖相環(huán)SFS10625H-LF鎖相環(huán)SFS10640H-LF鎖相環(huán)
2021-04-03 17:05:46
或外部時(shí)鐘，頻率范圍為4~16MHz。LSI：低速內(nèi)部時(shí)鐘源，RC振蕩器，頻率為40KHz。LSE：低速外部時(shí)鐘源，接頻率為32.768KHz的石英晶體。PLL：鎖相環(huán)倍頻輸出，
2021-08-23 08:24:05
時(shí)鐘，由外接晶振產(chǎn)生，穩(wěn)定性高HSEOSC2~26MHz高速外部時(shí)鐘。由外接晶振產(chǎn)生（外部晶振一般都是8MHz）HSIRC16MHz告訴內(nèi)部時(shí)鐘，由內(nèi)部RC振蕩器產(chǎn)生PLL鎖相環(huán)倍頻輸出：主鎖相環(huán)PLL產(chǎn)生：PLL主時(shí)鐘 或者 P
2021-08-02 08:57:53
，內(nèi)部低速RC 時(shí)鐘，40KHZ;LSE外部低速時(shí)鐘，32.768KHz；PLL鎖相環(huán)倍頻，由圖可知，可以選擇HSE/2、HSI/2、HSE，
2021-08-19 06:28:59
。晶振用的是8MHz，PLL鎖相環(huán)倍頻獲取SYSCLK（時(shí)鐘頻率），代碼配置如下：//外部晶振為8M的時(shí)候,推薦值:plln=200,pllm=8,pllp=2,pllq=4.//得到:Fvco=8*(200/8)=200Mhz//SYSCLK=200/2=100Mhz//Fu***
2021-08-10 06:26:55
labview虛擬鎖相環(huán)的跟蹤鎖定時(shí)間過(guò)長(zhǎng)，請(qǐng)問有什么辦法可以解決這個(gè)問題
2011-05-17 19:03:34
進(jìn)行調(diào)節(jié)，還可以對(duì)同一PLL生成的多個(gè)時(shí)鐘的相位進(jìn)行控制，以保證兩個(gè)時(shí)鐘域的邏輯工作時(shí)有確定的時(shí)間差。具體鎖相環(huán)是通過(guò)何種方式實(shí)現(xiàn)對(duì)時(shí)鐘信號(hào)的分頻和倍頻的，這里我們不做講解，有興趣的朋友可以自己查閱相關(guān)
2017-01-05 00:00:52
初始化；2，GPIO初始化為輸入和輸出。按鍵初始化為輸入，LED初始化為輸出；3，外部輸入中斷初始化，即按鍵使用中斷讀取狀態(tài)；4，輸出結(jié)果，按鍵一次，LED狀態(tài)反一次。時(shí)鐘架構(gòu) 使用PLL鎖相環(huán)倍頻到
2016-05-29 14:40:04
介紹了頻率捕獲、電荷泵鎖相環(huán)等熱點(diǎn)應(yīng)用問題。目錄：第1章 簡(jiǎn)介1.1 PLL的性質(zhì)1.1.1 帶寬1.1.2 線性1.2 本書結(jié)構(gòu)1.3 文獻(xiàn)及注釋1.3.1 推薦書目1.3.2 技術(shù)文集1.3.3
2017-08-10 17:44:31
`編輯推薦《鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用》內(nèi)容豐富、實(shí)用性強(qiáng)，便于讀者自學(xué)與閱讀理解，可供電子、通信等領(lǐng)域技術(shù)人員以及大學(xué)相關(guān)專業(yè)的本科生、研究生參考，也可供廣大的電子愛好者學(xué)習(xí)參考。作者簡(jiǎn)介作者
2017-09-18 17:56:02
摘要：鎖相環(huán)(PLL)電路存在于各種高頻應(yīng)用中，從簡(jiǎn)單的時(shí)鐘凈化電路到用于高性能無(wú)線電通信鏈路的本振(LO)，以及矢量網(wǎng)絡(luò)分析儀(VNA)中的超快開關(guān)頻率合成器。本文將參考上述各種應(yīng)用來(lái)介紹PLL
2019-10-02 08:30:00
什么是鎖相環(huán) (PLL)？一個(gè)鎖相環(huán)PLL電路通常由哪些模塊組成？
2022-01-17 06:01:54
鎖相環(huán)(PLL)電路存在于各種高頻應(yīng)用中，從簡(jiǎn)單的時(shí)鐘凈化電路到用于高性能無(wú)線電通信鏈路的本振(LO)，以及矢量網(wǎng)絡(luò)分析儀(VNA)中的超快開關(guān)頻率合成器。今天斑竹帶來(lái)干貨好文，參考上述各種應(yīng)用來(lái)
2019-01-28 16:02:54
本文設(shè)計(jì)了一種寬頻率范圍的CMOS鎖相環(huán)(PLL)電路，通過(guò)提高電荷泵電路的電流鏡鏡像精度和增加開關(guān)噪聲抵消電路，有效地改善了傳統(tǒng)電路中由于電流失配、電荷共享、時(shí)鐘饋通等導(dǎo)致的相位偏差問題。設(shè)計(jì)了
2019-07-08 07:37:37
采用后向Euler數(shù)值積分法實(shí)現(xiàn)二階鎖相環(huán)的一個(gè)仿真模型，對(duì)二階鎖相環(huán)進(jìn)行仿真，那位大俠做過(guò)？可以參考下原代碼不？
2012-05-28 17:21:05
目標(biāo)：以10或40MHz的差分時(shí)鐘經(jīng)2～5米長(zhǎng)的電纜傳輸?shù)街辽賰蓧K線路板上，倍頻為200MHz的時(shí)鐘；要求此兩板上的200MHz時(shí)鐘保持同步，或者說(shuō)在每次上電的情況下保持恒定的相位關(guān)系。 鎖相環(huán)
2018-09-18 11:14:35
說(shuō)明。所提供的組成部分是，沒有負(fù)債。它可以自由使用和修改。YouTube視頻顯示組件在行動(dòng)：自定義鎖相環(huán)（PLL）演示使用PSOC5微控制器-YouTube當(dāng)做，奧迪賽1拉鏈3.4兆字節(jié)郵編2.1兆
2018-11-07 17:06:05
鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（PLL）。許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步，利用鎖相環(huán)路就可以實(shí)現(xiàn)這個(gè)目的。鎖相環(huán)通常由鑒相器（PD）、環(huán)路濾波器（LF
2019-03-17 06:00:00
小弟需要對(duì)正弦信號(hào)進(jìn)行
鎖相，就是
鎖相環(huán)的輸入輸出都是正弦信號(hào)，有合適的芯片嗎？最好給點(diǎn)資料，小弟急需！！還有芯片要可以外接
倍頻單元。在此謝過(guò)了！?。?/div>
2011-03-13 09:46:00
設(shè)計(jì)并調(diào)試鎖相環(huán)(PLL)電路可能會(huì)很復(fù)雜，除非工程師深入了解PLL 理論以及邏輯開發(fā)過(guò)程。本文介紹PLL設(shè)計(jì)的簡(jiǎn)易方法，并提供有效、符合邏輯的方法調(diào)試PLL 問題。
2021-04-07 06:28:03
鎖相環(huán)倍頻輸出，最高能夠?yàn)樵O(shè)備提供 144MHz 的系統(tǒng)主頻。 L SE 主要 為實(shí)時(shí)時(shí)鐘（ R TC ）和其他低速外設(shè)提供一個(gè)低功耗且精確的時(shí)鐘源。產(chǎn)生準(zhǔn)確、穩(wěn)定的時(shí)鐘是系統(tǒng)正常工作的前提。本文檔 主要
2022-06-30 15:35:57
如果沒有深入了解 PLL 理論以及邏輯開發(fā)過(guò)程，可能你在設(shè)計(jì)并調(diào)試鎖相環(huán)(PLL)電路時(shí)會(huì)感到非常棘手。那有沒有比較容易理解或?qū)W習(xí)妙招呢？小A今日就為大家送上一份妙計(jì)錦囊，并提供有效、符合邏輯的方法助你調(diào)試PLL問題。請(qǐng)往下看~
2021-01-27 06:52:20
全數(shù)字鎖相環(huán)由那幾部分組成？數(shù)字鎖相環(huán)的原理是什么？如何采用VHDL實(shí)現(xiàn)全數(shù)字鎖相環(huán)電路的設(shè)計(jì)？
2021-05-07 06:14:44
控制用微處理器的主要性能有哪些？處理器在調(diào)頻（FM）調(diào)諧器中的應(yīng)用是什么？數(shù)字調(diào)諧系統(tǒng)有哪些性質(zhì)？怎樣去設(shè)計(jì)一種基于PLL（鎖相環(huán)）合成器的數(shù)字調(diào)諧系統(tǒng)？
2021-08-17 07:03:36
的PLL鎖相環(huán)的倍頻，獲得所希望的工作頻率。同時(shí)通過(guò)在DSP內(nèi)部對(duì)時(shí)鐘進(jìn)行編程控制，也能較好地滿足不同應(yīng)用的要求。例如對(duì)于自動(dòng)化儀表、便攜式儀器以及家電等應(yīng)用場(chǎng)合，往往希望有較低能耗，這時(shí)可通過(guò)編程，使
2013-04-18 15:58:58
堆疊著鑒相、同相積分、中相積分、濾波等專用名詞。這些概念距離硬件設(shè)計(jì)實(shí)現(xiàn)數(shù)字鎖相環(huán)較遠(yuǎn)。Div20PLL Port(clock : in std_logic; --80M local clkflow
2012-01-12 15:29:12
數(shù)字鎖相環(huán)設(shè)計(jì)源程序PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率.目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF
2009-12-18 10:37:37
最全面最權(quán)威的鎖相環(huán)PLL原理與應(yīng)用資料非常經(jīng)典的資料
2022-12-02 22:39:56
定時(shí)器，當(dāng)然，為了運(yùn)行100MHz，還應(yīng)該加上 pll鎖相環(huán)倍頻。對(duì)于應(yīng)用程序，應(yīng)該完成圓周率的計(jì)算，并將結(jié)果
2021-11-08 08:08:50
模擬鎖相環(huán)與數(shù)字鎖相環(huán)的主要區(qū)別在哪里？
2023-04-24 10:48:52
低速外部晶體 ）。 其中 H SE 可為系統(tǒng)提供精確的主時(shí)鐘源，支持的晶振頻率范圍為 4MHz~32MHz ，通過(guò) PLL 鎖相環(huán)倍頻輸出，最高能夠?yàn)樵O(shè)備提供 144MHz 的系統(tǒng)主頻。 L SE 主要
2022-07-01 10:17:40
有沒有人用過(guò)頻率能達(dá)到300M以上的集成
鎖相環(huán)PLL，急求推薦?。?/div>
2015-07-30 17:09:19
求助PLL 鎖相環(huán)器件選型指導(dǎo)：1） output: Single End clock2） Work Clock: 1Ghz
2018-09-03 11:49:29
求助：鎖相環(huán)（PLL）電路設(shè)計(jì)與應(yīng)用； 日本人寫的. [此貼子已經(jīng)被作者于2010-1-15 18:23:54編輯過(guò)]
2009-11-19 15:47:54
信噪比下降，誤碼率增加。低相噪Hittite鎖相環(huán)產(chǎn)品分為集成VCO和沒有集成VCO兩種。集成VCO的PLL芯片包括了HMC820，HMC821,HMC826等。下面是與市場(chǎng)上同類產(chǎn)品的對(duì)比，以工作頻段1720~2080MHz為例：
2019-06-25 06:22:21
本文介紹了電荷泵鎖相環(huán)電路鎖定檢測(cè)的基本原理，通過(guò)分析影響鎖相環(huán)數(shù)字鎖定電路的關(guān)鍵因子，推導(dǎo)出相位誤差的計(jì)算公式。并以CDCE72010 為例子，通過(guò)實(shí)驗(yàn)驗(yàn)證了不合理的電路設(shè)計(jì)或外圍電路參數(shù)是如何影響電荷泵鎖相環(huán)芯片數(shù)字鎖定指示的準(zhǔn)確性。
2021-04-20 06:00:37
請(qǐng)教一下大神鎖相環(huán)是如何實(shí)現(xiàn)倍頻的？
2023-04-24 10:15:39
您好，我們目前在做一個(gè)調(diào)頻連續(xù)波的雷達(dá)，DDS輸出50~60MHz，使用ADI的鎖相環(huán)ADF4108 96倍頻至4.8GHz~5.8GHz，掃頻周期4ms，點(diǎn)頻測(cè)試時(shí)鎖相環(huán)的相位噪聲還可
2018-08-16 07:18:19
如題，S3C2440是不是默認(rèn)不開啟鎖相環(huán)PLL的。另外S3C2440與S3C2440A是同一款芯片嗎？為什么這兩款芯片我看到的關(guān)于時(shí)鐘分頻器設(shè)置的參數(shù)有些是不一樣的
2019-05-09 04:05:32
這個(gè)72MHz也應(yīng)該是由STM32的PLL鎖相環(huán)倍頻出來(lái)的啊。。。但是我找了別人移植的工程，就是沒有提到關(guān)于stm32的系統(tǒng)時(shí)鐘配置啊，我裸跑的時(shí)候也會(huì)有這個(gè)函數(shù)初始化系統(tǒng)時(shí)鐘
2019-07-29 20:36:41
我剛接觸鎖相環(huán)沒多長(zhǎng)時(shí)間,最近想使用ADF4106搭建一個(gè)雙環(huán)鎖相環(huán),我閱讀的資料都沒有說(shuō)主環(huán)路環(huán)路濾波器參數(shù)計(jì)算問題,我想咨詢專家ADIsimPLL是否可以仿真計(jì)算雙環(huán)鎖相環(huán),如果可以具體怎么考慮,如果可以告訴我一些主環(huán)路環(huán)路帶寬的知識(shí)就更好了.
2019-03-07 10:34:03
音頻鎖相環(huán)相關(guān)資料集很多好資料哦！ [hide]音頻鎖相環(huán)相關(guān)資料等.rar[/hide]
2009-12-04 11:43:03
本文針對(duì)一款應(yīng)用于大規(guī)模集成電路的CMOS高頻鎖相環(huán)時(shí)鐘發(fā)生器，提出了一種可行的測(cè)試方案，重點(diǎn)講述了鎖相環(huán)的輸出頻率和鎖定時(shí)間參數(shù)的測(cè)試，給出了具體的測(cè)試電路和測(cè)試方法。對(duì)于應(yīng)用在大規(guī)模電路系統(tǒng)中的鎖相環(huán)模塊，該測(cè)試方案既可用于鎖相環(huán)的性能評(píng)測(cè)，也可用于鎖相環(huán)的生產(chǎn)測(cè)試。
2021-04-21 06:28:15
Skyworks Solutions 的 SKY72302-21 是一款鎖相環(huán)，頻率為 400-6100 MHz，相位噪聲 -80
2023-06-12 17:22:25
Skyworks Solutions 的 SKY74038-21 是一款鎖相環(huán)，頻率為 100-2600 MHz
2023-06-12 17:24:47
Skyworks Solutions 的 SKY72300-362 是一款鎖相環(huán)，頻率為 100-2100 MHz，相位噪聲 -91
2023-06-12 17:30:57
不帶鎖相環(huán)的倍頻器
2009-09-17 16:11:00857 
鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思
PLL的概念
我們所說(shuō)的PLL。其
2010-03-23 10:47:486005 本書是圖解電子工程師實(shí)用技術(shù)叢書之一，本書主要介紹鎖相環(huán)(PLL)電路的設(shè)計(jì)與應(yīng)用，內(nèi)容包括PLL工作原理與電路構(gòu)成、PLL電路的傳輸特性、PLL電路中環(huán)路濾波器的設(shè)計(jì)方法、PLL電路
2011-09-14 17:55:24
0 鎖相環(huán)英文為PLL，即PLL鎖相環(huán)。可以分為模擬鎖相環(huán)和數(shù)字鎖相環(huán)。兩種分類的鎖相環(huán)原理有較大區(qū)別，通過(guò)不同的鎖相環(huán)電路實(shí)現(xiàn)不同的功能。
2011-10-26 12:40:28
如何設(shè)計(jì)并調(diào)試鎖相環(huán)(PLL)電路 pdf
2016-01-07 16:20:080 本文檔的主要內(nèi)容詳細(xì)介紹的是鎖相環(huán)PLL的原理與應(yīng)用的詳細(xì)資料說(shuō)明包括了：第一部分：鎖相環(huán)基本原理，一、鎖相環(huán)基本組成，二、鑒相器（PD）phase discriminator ，三、壓控振蕩器
2020-04-29 08:00:0013 定時(shí)器，當(dāng)然，為了運(yùn)行100MHz，還應(yīng)該加上 pll鎖相環(huán)倍頻。對(duì)于應(yīng)用程序，應(yīng)該完成圓周率的計(jì)算，并將結(jié)果
2021-11-03 16:51:059 背景因項(xiàng)目國(guó)產(chǎn)化需要，使用國(guó)產(chǎn)化MCU（雅特力）ATF32F413CBT６替代STM32F103C8T6。該項(xiàng)目使用8M外部晶振作為系統(tǒng)時(shí)鐘來(lái)源，經(jīng)PLL鎖相環(huán)倍頻至72M作為系統(tǒng)時(shí)鐘，在使用過(guò)程中
2021-12-08 11:06:0410 鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)（PLL,Phase-Locked Loop）。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。
2022-03-29 09:54:5511472 鎖相環(huán) （PLL） 電路存在于各種高頻應(yīng)用中，從簡(jiǎn)單的時(shí)鐘清理電路到用于高性能無(wú)線電通信鏈路的本振 （LO），再到矢量網(wǎng)絡(luò)分析儀 （VNA） 中的超快速開關(guān)頻率合成器。本文解釋了鎖相環(huán)電路的一些構(gòu)建模塊，并參考了每種應(yīng)用，以幫助指導(dǎo)新手和鎖相環(huán)專家導(dǎo)航器件選擇以及每種不同應(yīng)用固有的權(quán)衡取舍。
2022-12-23 14:03:543612 
PLL鎖相環(huán)版圖設(shè)計(jì)時(shí)應(yīng)注意以下幾點(diǎn)：1）確定PLL的頻率范圍；2）確定PLL的控制電路；3）確定PLL的調(diào)節(jié)電路；4）確定PLL的輸出電路；5）確定PLL的濾波電路；6）確定PLL的控制參數(shù)；7）確定PLL的輸出參數(shù)。
2023-02-14 15:42:592085 pll鎖相環(huán)倍頻的原理? PLL鎖相環(huán)倍頻是一種重要的時(shí)鐘信號(hào)處理技術(shù)，廣泛應(yīng)用于數(shù)字系統(tǒng)、通信系統(tǒng)、計(jì)算機(jī)等領(lǐng)域，具有高可靠性、高精度、快速跟蹤等優(yōu)點(diǎn)。PLL鎖相環(huán)倍頻的原理涉及到鎖相環(huán)，倍頻
2023-09-02 14:59:241508 PLL倍頻的實(shí)現(xiàn)方法、工作原理以及最大倍數(shù)的計(jì)算方法，幫助讀者更好地了解和應(yīng)用PLL倍頻電路。 一、PLL倍頻的實(shí)現(xiàn)方法 PLL倍頻主要通過(guò)三個(gè)電路模塊來(lái)實(shí)現(xiàn)：相位比較器、鎖相環(huán)和除頻器。其中，相位比較器主要用于比較輸入信號(hào)和反饋信號(hào)的相
2023-09-02 14:59:30811 鎖相環(huán)是如何實(shí)現(xiàn)倍頻的？? 鎖相環(huán)（Phase Locked Loop, PLL）是一種電路，用于穩(wěn)定和恢復(fù)輸入信號(hào)的相位和頻率。它可以廣泛應(yīng)用于通信、計(jì)算機(jī)、音頻等領(lǐng)域中。其中一個(gè)重要的應(yīng)用就是
2023-09-02 14:59:371594 鎖相環(huán)倍頻器鎖在基頻怎么辦？? 鎖相環(huán)倍頻器是一種基于相位鎖定原理的電子設(shè)備，它能夠?qū)⑤斎胄盘?hào)的頻率倍增。然而，有時(shí)候鎖相環(huán)倍頻器會(huì)鎖在基頻上，導(dǎo)致無(wú)法達(dá)到所要求的倍頻效果。這時(shí)候，我們需要采取一些
2023-09-02 15:12:31369 pll鎖相環(huán)的作用 pll鎖相環(huán)的三種配置模式? PLL鎖相環(huán)是現(xiàn)代電子技術(shù)中廣泛應(yīng)用的一種電路，它的作用是將一個(gè)特定頻率的輸入信號(hào)轉(zhuǎn)換為固定頻率的輸出信號(hào)。PLL鎖相環(huán)的三種配置模式分別為
2023-10-13 17:39:481102 siumlink中三相鎖相環(huán)PLL的輸入怎么實(shí)現(xiàn)？ siumlink中三相鎖相環(huán)PLL的輸入是通過(guò)輸入三相交流電壓來(lái)實(shí)現(xiàn)的。在交流電力系統(tǒng)中，多數(shù)情況下使用的是三相電壓，因此三相鎖相環(huán)(PLL
2023-10-13 17:39:56482 了解鎖相環(huán)（PLL）瞬態(tài)響應(yīng) 如何優(yōu)化鎖相環(huán)（PLL）的瞬態(tài)響應(yīng)？ 鎖相環(huán)（PLL）是一種廣泛應(yīng)用于數(shù)字通信、計(jì)算機(jī)網(wǎng)絡(luò)、無(wú)線傳輸?shù)阮I(lǐng)域的重要電路。PLL主要用于時(shí)鐘恢復(fù)、頻率合成、時(shí)鐘同步等領(lǐng)域
2023-10-23 10:10:20869 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論