Cascode CG stage是另一種實(shí)現(xiàn)低輸入阻抗的電路，如下圖所示。

因?yàn)樵黾恿艘粋€管子M2，所以很明顯的，會帶來兩個問題：

(1)? M2帶來的噪聲貢獻(xiàn)

(2)? 由于兩個器件堆疊，帶來的電壓余量的減小。

可是為啥，M2會帶來問題，但是還要提出Cascode CG stage呢？書中沒有講。

推導(dǎo)了一下，發(fā)現(xiàn)Rin,Rout,Av和CG stage都一樣，所以這個問題還沒想通。應(yīng)該是在考慮溝道調(diào)制效應(yīng)的時(shí)候，會有所優(yōu)勢。這個今天先懸在那，后續(xù)再推導(dǎo)一下。

關(guān)于上面說的兩個問題，razavi的書上做了很詳細(xì)的說明，總的一句話，就是，在特定條件下，這兩個問題都不是問題。

關(guān)于第一個問題，結(jié)論是，M2帶來的噪聲貢獻(xiàn)與頻率相關(guān)，當(dāng)小于某個頻點(diǎn)時(shí)，帶來的噪聲可忽略不計(jì)。

如下圖所示，對上面的Cascode CG stage做一系列簡化，包括：

(1) 用輸出電阻2ro1來替代M1，且CX=CDB1+CGD1+CSB2.

(2) 用電阻R1來替代LC tank

(3) 忽略VGS2,溝道調(diào)制效應(yīng)，M2的體效應(yīng)

推導(dǎo)一下，即可以寫出M2的熱噪聲Vn2到輸出端的傳輸函數(shù)。

從上圖中的傳輸函數(shù)可知，M2的噪聲貢獻(xiàn)，當(dāng)頻率小于1/(2ro1Cx)時(shí)，是可以忽略的，但當(dāng)大于該頻率時(shí)，噪聲就開始放大了。

因?yàn)镃X和Cgs相當(dāng)，且2ro1>>1/gm，我們注意到

也就是說，當(dāng)零頻遠(yuǎn)低于管子的特征頻率fT時(shí)，M2對電路噪聲的貢獻(xiàn)是很小的。

第二個問題是關(guān)于電壓余量的，即隨著工藝的尺寸變小，供電電壓也越小，那會不會造成管子供電電壓不夠，不足以支撐其正常的工作狀態(tài)。

書中也做了詳細(xì)的分析，答案是只要選擇合適的電壓，則不會。

以下是理由，有點(diǎn)繞，但是沉下心來，還是可以看懂的。

其基本原則，就是為了保證管子處于飽和狀態(tài)，則要求管子的電壓滿足VGS-VDS

現(xiàn)在開始繞：

M2的漏極電壓為VDD；

為了保證M2處于飽和狀態(tài)，則要求Vb2-VDD

VX=VDD-VGS2（因?yàn)閂GS2=Vb2-VX,所以VGS2=VDD-VX）；

為了保證M1處于飽和狀態(tài)，要求VGD1=Vb1-VX

所以M1的源極電壓VS1不能超過VDD-VGS2-(VGS1-VTH1)(因?yàn)閂GS1=Vb1-Vs1，所以Vs1=Vb1-VGS1

所以只要VDD>VGS2+(VGS1-VTH)，電路就可以處于合適的偏置狀態(tài)，即我們可以說，兩個管子消耗的電壓為VGS2+(VGS1-VTH1)。

至于M1的源極到地的供電路徑，這邊沒有選上右圖(a)中的電流源M2，也沒有選上右圖(b)中的電阻，而是選擇了電感。如下圖所示。

這樣可以避免在噪聲和電壓余量之間做選擇，同時(shí)能夠抵消電路的輸入電容。

在現(xiàn)代RF設(shè)計(jì)中，LB和L1都集成在芯片上。

書中，給出了該種架構(gòu)的設(shè)計(jì)步驟，根據(jù)這個步驟，可以得到初始值。

確定工藝后，即可知道供電電壓；同時(shí)肯定也知道工作頻率。

設(shè)計(jì)分為以下幾步：

step1：

給M1選擇合適的尺寸和偏置電壓，gm=1/(50ohm)。

那具體怎么選呢？

晶體管的長度設(shè)置為工藝允許的最小長度，主要需要確定的是晶體管的寬度和漏極電流。

使用電路仿真，繪制出NMOS晶體管在給定寬度W0的情況下，跨導(dǎo)和fT與漏極電流的變化關(guān)系，如下圖所示。

為了避免額外的功耗，選擇一個偏置電流ID0，可以提供飽和gmax的80%~90%。

使得寬度和漏極電流處于一個最優(yōu)的狀態(tài)。

W0和ID0知道后，其他跨導(dǎo)值，可以通過簡單對這兩個值成比例的放大或者縮小得到。

在獲得1/gm1=50 ohm時(shí)，根據(jù)其對應(yīng)的尺寸和偏置電流，進(jìn)而得到overdrive電壓。

從這些措施來看，好像gmID曲線的方法也適用。

審核編輯：劉清