摘要：本文簡要的總結(jié)了在高速數(shù)字設(shè)計(jì)中串聯(lián)終端匹配和并聯(lián)終端匹配的優(yōu)缺點(diǎn)，并對(duì)這兩種匹配方式的終端匹配電阻處于不同位置時(shí)的匹配效果做了相應(yīng)的仿真和深入的分析，得出了串聯(lián)終端匹配電阻對(duì)位置的要求沒有終端匹配電阻嚴(yán)格這一結(jié)論，給出了一些關(guān)于終端匹配電阻擺放位置的建議。為在PCB 設(shè)計(jì)中如何放置終端匹配電阻提供了理論和實(shí)踐上的指導(dǎo)。

1 引言

隨著半導(dǎo)體工藝的快速發(fā)展，信號(hào)上升時(shí)間愈來愈短，導(dǎo)致信號(hào)完整性問題日益突出；另外，器件小型化趨勢也日益明顯，電路板的面積也越來越小，因此對(duì)PCB 板的布局要求也日益嚴(yán)格。這就要求高速PCB 設(shè)計(jì)工程師嚴(yán)格的去考慮各種器件的放置問題，包括濾波電容、匹配電阻等，在提高系統(tǒng)的信號(hào)完整性的同時(shí)節(jié)省印制板面積。本文利用Mentor 公司的Hyperlynx 仿真軟件對(duì)簡單并聯(lián)終端匹配和串聯(lián)終端匹配方式進(jìn)行了仿真和分析，研究不同位置的匹配電阻對(duì)信號(hào)質(zhì)量的影響。

2 并聯(lián)終端匹配和串聯(lián)終端匹配的優(yōu)缺點(diǎn)

在高速數(shù)字設(shè)計(jì)中，電阻常被用來對(duì)傳輸線進(jìn)行阻抗匹配，以消除傳輸線上的反射。最典型簡單的匹配方式有兩種：簡單并聯(lián)終端匹配和串聯(lián)終端匹配。簡單并聯(lián)終端匹配電阻與具有極高輸入阻抗的接收端并聯(lián)，并且接地或者電源，以消除接收端的反射，優(yōu)缺點(diǎn)是能夠比較精確的選擇匹配電阻的阻值但是將消耗直流功率功耗。串聯(lián)源端匹配電阻與小輸出阻抗的驅(qū)動(dòng)器串聯(lián)，以吸收接收端反射回來的信號(hào)，此方式的優(yōu)缺點(diǎn)是不消耗功率但是由于許多驅(qū)動(dòng)器都是非線性的，如TTL 器件，其輸出阻抗隨著器件邏輯狀態(tài)的變化而變化，從而導(dǎo)致匹配電阻的阻值難以確定。故在要求低功耗的數(shù)字設(shè)計(jì)中，串聯(lián)終端匹配方式更常用；并聯(lián)終端匹配方式更多的使用在模擬電路設(shè)計(jì)中，以犧牲功耗來滿足其高精度的要求。本文將總結(jié)出串聯(lián)終端匹配方式的另一優(yōu)點(diǎn)即其匹配電阻在PCB 板中對(duì)位置的要求沒有簡單并聯(lián)終端匹配方式嚴(yán)格。

3 匹配電阻位置的變化對(duì)信號(hào)波形的影響

3.1 并聯(lián)終端匹配情況－匹配電阻位于接收端之前

如圖1a 所示，我們構(gòu)建了三組終端匹配的結(jié)構(gòu)。第一組結(jié)構(gòu)中終端匹配電阻直接與接收器相連（理想狀態(tài)，圖1a 上）；第二組結(jié)構(gòu)中終端匹配電阻位于距離終端0.5in.處（圖1a 中），即有0.5in.的傳輸線沒有被匹配；第三組結(jié)構(gòu)中終端匹配電阻位于終端1in.處（圖1a 下）。驅(qū)動(dòng)器和接收器模型選用Hyperlynx7.0 自帶的簡易IBIS 模型：CMOS，3.3V，F(xiàn)AST（該模型驅(qū)動(dòng)波形的上升時(shí)間約為1.5ns）。傳輸線特征阻抗為92.9 歐姆，傳輸線總長為20in.（約為0.5m 左右），總的延遲時(shí)間為2.975ns，線寬為6mil。驅(qū)動(dòng)信號(hào)的頻率為100MHZ，

圖1b 為使用Hyperlynx7.0 仿真工具得到的仿真波形，如圖所示，有明顯延遲的三組波形為接收端波形，其中幅值最低的為匹配電阻位于理想狀態(tài)時(shí)的波形；幅值最高的為匹配電阻位于接收端前1in.處的波形；中間的為匹配電阻位于接收端前0.5in.處的波形。測得三種情況下接收端電平最大幅值分別為3.4V，3.7V，4.1V。從圖 1b 和表1 中可以看出終端匹配電阻與接收端之間的距離每增加100mil，信號(hào)過沖就將增加幾十毫伏，可見，改變終端匹配電阻的位置的確會(huì)給信號(hào)質(zhì)量帶來很大的影響，原因是如果匹配電阻距離接收器很遠(yuǎn)，將有一段可被視為傳輸線的PCB 連線得不到應(yīng)有的阻抗匹配，從而導(dǎo)致信號(hào)在接收端產(chǎn)生反射現(xiàn)象，反射到驅(qū)動(dòng)端的信號(hào)將再次反射回接收端，這樣就會(huì)大大降低了接收端信號(hào)的質(zhì)量。因此在高速 PCB 設(shè)計(jì)中應(yīng)設(shè)法使得這樣一個(gè)分支長不超過100mil。

表1 并聯(lián)終端匹配電阻位于接收端不同位置時(shí)測得的接收端信號(hào)最高電壓值

3.2 并聯(lián)終端匹配情況－匹配電阻位于接收端之后

當(dāng)然在具體的PCB 設(shè)計(jì)中，由于種種原因設(shè)計(jì)者也許無法將終端匹配電阻放置在接收端之前，那么只能將其放置在接收端之后。在圖2a 中，上半部分為終端匹配電阻位于理想位置的情形（即直接與接收器相連），下半部分為終端匹配電阻位于接收器之后的情形，匹配電阻與接收器之間有一段 1in.長的傳輸線。圖2b 為圖2a 對(duì)應(yīng)的仿真波形，可見，在匹配電阻位于接收器之后時(shí)，接收端的波形非常接近匹配電阻位于理想位置的波形，只是波形的延遲更大，經(jīng)測量得到這個(gè)延遲近似等于這個(gè)電阻與接收器之間的傳輸線的延遲。

因此可以得出結(jié)論，將終端匹配電阻放置在傳輸線之后幾乎不會(huì)影響其匹配效果。在實(shí)際的PCB 設(shè)計(jì)中，完全可以采取這種做法以盡可能的使匹配電阻的位置接近理想的狀態(tài)，這是一種很好的選擇。

3.3 串聯(lián)終端匹配情況

圖3a 構(gòu)建了三種源端匹配結(jié)構(gòu)，類似于終端匹配的情形，這三種結(jié)構(gòu)分別為匹配電阻直接與接收器相連（理想情況）；與接收器相距0.5in.；與接收器相距 1in.。圖3b 為圖3a相對(duì)應(yīng)的仿真波形。從波形中可以看出，三種情況下的仿真波形變化不是太大，遠(yuǎn)沒有終端匹配那樣劇烈。測得三種情況下接收端電平最大幅值分別為： 3.256V，3.266V，3.366V。

從下表2 也可以非常明顯的看出源端匹配電阻的位置變化并不會(huì)給信號(hào)質(zhì)量帶來很大的影響。

表2 串聯(lián)終端匹配電阻位于驅(qū)動(dòng)端不同位置時(shí)測得的接收端信號(hào)最高電壓值

從前面的分析可知，串聯(lián)終端匹配電阻主要用于吸收從接收端反射回來的信號(hào)，由于接收端輸入阻抗很大，可以視為開路，所以信號(hào)到達(dá)接收端時(shí)將產(chǎn)生全反射，反射回的信號(hào)能量大部分將被驅(qū)動(dòng)端的匹配電阻和驅(qū)動(dòng)器吸收，因而從驅(qū)動(dòng)端二次反射回來的能量很少，故串聯(lián)終端匹配電阻適當(dāng)?shù)倪h(yuǎn)離接收端放置，不會(huì)嚴(yán)重的影響接收端的信號(hào)質(zhì)量。但對(duì)于并聯(lián)終端匹配來說，如果匹配電阻遠(yuǎn)離接收端放置，接收端之前將有一段傳輸線得不到匹配，而且驅(qū)動(dòng)端沒有串聯(lián)終端電阻不會(huì)吸收掉從接收端全反射回來的能量，因而信號(hào)將來回反射，使得接收端信號(hào)的質(zhì)量大大降低。這是串聯(lián)終端匹配電阻對(duì)位置的要求沒有并聯(lián)終端匹配要求嚴(yán)格的部分原因。

4 結(jié)論

通過上文對(duì)并聯(lián)終端匹配電阻和串聯(lián)終端匹配電阻處于不同位置情形的仿真和分析研究，可以得出結(jié)論即串聯(lián)終端匹配電阻對(duì)位置的要求沒有并聯(lián)終端匹配電阻嚴(yán)格，也就是在實(shí)際的PCB 設(shè)計(jì)中，可以適當(dāng)?shù)膶⒋?lián)終端匹配電阻遠(yuǎn)離驅(qū)動(dòng)器放置而不必?fù)?dān)心這樣做會(huì)給系統(tǒng)的信號(hào)完整性帶來很大的問題。另外，仿真結(jié)果顯示使用并聯(lián)終端匹配方式時(shí)將匹配電阻放置在驅(qū)動(dòng)器之后也不會(huì)對(duì)信號(hào)波形產(chǎn)生很大的影響。